半導體第六章10. 非平衡狀態下之能帶圖( p 型)(續) V >> 0 時, E F 遠離 E v 且 E F 已超過 E i ,此種情形為 n 型之能帶,故 p 型半導體表面之載子變為電子,稱為反轉。 11. 非平衡狀態下之能帶圖 ( n 型) V << 0 時, E F 遠離 E c 且 E F 已超過 Ei ,此種情形為 p 型之能帶,故 n 型半導體表面之載子變為電洞。 17. 理想 MOS 曲線( C-V 圖) 聚積情形下,負偏壓加的越多,累積在半導體表面的電洞濃度增加,同時金屬層表面感應之負電荷也增加,電壓僅跨在氧化層上。 故 MOS 的單位面積電容只是氧化層電容: …… .. 為定值 19. 空乏情形下之 CV 圖 其中: 由式 (9) 、 (13) 、 (14) 、 (15) ,消去 W 可得: V 越大,電容值會下降 21. 理想 MOS 曲線( C-V 圖)(低頻) 剛剛反轉之點,反轉電子為零,空乏區寬度達最大值。 故 MOS 的單位面積電容只是氧化層電容: 31. ~ 介面陷住電荷 Q it ~ (interface trapped charge) 產生原因: 起因於 Si-SiO 2 介面的不連續性及介面上的未飽和鍵。通常 Q it 的大小與介面化學成分有關。 改善方法: 於矽上以熱成長二氧化矽的 MOS 二極體使用低溫(約 450℃ )氫退火來中和大部分的介面陷住電荷,或選擇低阻陷的晶片(即 (100) 晶片)。 32. ~ 固定氧化層電荷 Q f ~ (fixed oxide charge) 產生原因: 當氧化停止時,一些離子化的矽就留在介面處(約 30Å 處)。這些離子及矽表面上的不完全矽鍵結產生了正固定氧化層電荷 Q f 。 改善方法: 可藉由氧化製程的適當調整,或是回火 (Annealing) 來降低其影響力或是選擇較佳的晶格方向。 33. ~ 氧化層陷住電荷 Q ot ~ (oxide trapped charge) 產生原因: 主要是因為 MOS 操作時所產生的電子電洞被氧化層內的雜質或未飽和鍵所捕捉而陷入。 改善方法: 可利用低溫回火消除掉。 34. ~ 可移動離子電荷 Q m ~ (mobile ionic charge) 產生原因: 通常是鈉、鉀離子等鹼金屬雜質,在高溫和高正、負偏壓操作下可於氧化層內來回移動,並使得電容 - 電壓特性沿著電壓軸產生平移。 改善方法: 藉由在矽氧化製成進行時,於反應氣體進行時加入適量 HCl ,其中的 Cl 離子會中和 SiO 2 層內的鹼金屬離子。 46. 6.1.3 電荷耦合元件( CCD ) Figure 6.13. Cross section of a three-phase charge-coupled device. 4 ( a ) High voltage on ø 2 . ( b ) ø 3 pulsed to a higher voltage for charge transfer. 由一連串 MOS 二極體陣列構成,可做信號處理及影像感測。 47. 6.2 MOS 的基本原理 基本的 MOSFET 結構 加適當的閘極電壓使得閘極下方產生反轉層,形成通道,連接源極與汲極區。源極為載子的來源,經過通道流向汲極。 當基板為 p 型時,載子為電子,故電流由汲極流向源極 ; 當基板為 n 型時,載子為電洞,故電流由源極流向汲極。 L :通道長度 Z :通道寬度 d :氧化層厚度 r j :接面深度 閘極 源極 汲極 53. 線性區 加 V DS 使得 E Fn 與 E Fp 分開,半導體表面附近的能帶圖彎曲更大,故空乏區寬度越大。 76. 在 MOS 的製程上, V T 受到閘極材料種類以及基板摻雜濃度影響。 例如:對 NMOS ( P 型基板)而言,增加受體摻雜( B ),可增加 V T ,反之,將硼摻入 PMOS 的基板( N 型),可降低 V T 的絕對值。 78. 調整 V T 的方法: 2 . 調整氧化層厚度 此為場氧化層可作為相鄰 MOS 隔離技術的原因 很大!!! 79. Figure 6.21. Cross section of a parasitic field transistor in an n -well structure. 81. Figure 6.22. Threshold voltage adjustment using substrate bias.