Submit Search
Upload
Verilog-HDL Tutorial (12)
•
0 likes
•
2,177 views
Hiroki Nakahara
Follow
Verilog-HDL Tutorial Using DE0 FPGA Board
Read less
Read more
Education
Report
Share
Report
Share
1 of 29
Download now
Download to read offline
Recommended
Uart受信設計2013
Uart受信設計2013
Kiyoshi Ogawa
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
Takateru Yamagishi
π計算
π計算
Yuuki Takano
CUDAプログラミング入門
CUDAプログラミング入門
NVIDIA Japan
SAT/SMTソルバの仕組み
SAT/SMTソルバの仕組み
Masahiro Sakai
いまさら聞けない!CUDA高速化入門
いまさら聞けない!CUDA高速化入門
Fixstars Corporation
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
Fixstars Corporation
ACRi HLSチャレンジ 高速化テクニック紹介
ACRi HLSチャレンジ 高速化テクニック紹介
Jun Ando
Recommended
Uart受信設計2013
Uart受信設計2013
Kiyoshi Ogawa
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
Takateru Yamagishi
π計算
π計算
Yuuki Takano
CUDAプログラミング入門
CUDAプログラミング入門
NVIDIA Japan
SAT/SMTソルバの仕組み
SAT/SMTソルバの仕組み
Masahiro Sakai
いまさら聞けない!CUDA高速化入門
いまさら聞けない!CUDA高速化入門
Fixstars Corporation
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
Fixstars Corporation
ACRi HLSチャレンジ 高速化テクニック紹介
ACRi HLSチャレンジ 高速化テクニック紹介
Jun Ando
あなたの知らないnopたち@ラボユース合宿
あなたの知らないnopたち@ラボユース合宿
MITSUNARI Shigeo
明日使えないすごいビット演算
明日使えないすごいビット演算
京大 マイコンクラブ
分散システム読書会 06章-同期(前編)
分散システム読書会 06章-同期(前編)
Ichiro TAKAHASHI
ガウス過程回帰の導出 ( GPR : Gaussian Process Regression )
ガウス過程回帰の導出 ( GPR : Gaussian Process Regression )
Kenji Urai
1076: CUDAデバッグ・プロファイリング入門
1076: CUDAデバッグ・プロファイリング入門
NVIDIA Japan
アパレル業界の販売予測をフーリエ解析を用いてやってみました
アパレル業界の販売予測をフーリエ解析を用いてやってみました
Takahiro Yoshizawa
計算論的学習理論入門 -PAC学習とかVC次元とか-
計算論的学習理論入門 -PAC学習とかVC次元とか-
sleepy_yoshi
PCAの最終形態GPLVMの解説
PCAの最終形態GPLVMの解説
弘毅 露崎
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
Fixstars Corporation
楕円曲線入門トーラスと楕円曲線のつながり
楕円曲線入門トーラスと楕円曲線のつながり
MITSUNARI Shigeo
深層学習の数理
深層学習の数理
Taiji Suzuki
ようやく分かった!最尤推定とベイズ推定
ようやく分かった!最尤推定とベイズ推定
Akira Masuda
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
Takeshi Yamamuro
高速な倍精度指数関数expの実装
高速な倍精度指数関数expの実装
MITSUNARI Shigeo
パターン認識と機械学習入門
パターン認識と機械学習入門
Momoko Hayamizu
画像処理ライブラリ OpenCV で 出来ること・出来ないこと
画像処理ライブラリ OpenCV で 出来ること・出来ないこと
Norishige Fukushima
21世紀の手法対決 (MIC vs HSIC)
21世紀の手法対決 (MIC vs HSIC)
Toru Imai
音声合成のコーパスをつくろう
音声合成のコーパスをつくろう
Shinnosuke Takamichi
ARM CPUにおけるSIMDを用いた高速計算入門
ARM CPUにおけるSIMDを用いた高速計算入門
Fixstars Corporation
画像処理の高性能計算
画像処理の高性能計算
Norishige Fukushima
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Hiroki Nakahara
Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)
Hiroki Nakahara
More Related Content
What's hot
あなたの知らないnopたち@ラボユース合宿
あなたの知らないnopたち@ラボユース合宿
MITSUNARI Shigeo
明日使えないすごいビット演算
明日使えないすごいビット演算
京大 マイコンクラブ
分散システム読書会 06章-同期(前編)
分散システム読書会 06章-同期(前編)
Ichiro TAKAHASHI
ガウス過程回帰の導出 ( GPR : Gaussian Process Regression )
ガウス過程回帰の導出 ( GPR : Gaussian Process Regression )
Kenji Urai
1076: CUDAデバッグ・プロファイリング入門
1076: CUDAデバッグ・プロファイリング入門
NVIDIA Japan
アパレル業界の販売予測をフーリエ解析を用いてやってみました
アパレル業界の販売予測をフーリエ解析を用いてやってみました
Takahiro Yoshizawa
計算論的学習理論入門 -PAC学習とかVC次元とか-
計算論的学習理論入門 -PAC学習とかVC次元とか-
sleepy_yoshi
PCAの最終形態GPLVMの解説
PCAの最終形態GPLVMの解説
弘毅 露崎
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
Fixstars Corporation
楕円曲線入門トーラスと楕円曲線のつながり
楕円曲線入門トーラスと楕円曲線のつながり
MITSUNARI Shigeo
深層学習の数理
深層学習の数理
Taiji Suzuki
ようやく分かった!最尤推定とベイズ推定
ようやく分かった!最尤推定とベイズ推定
Akira Masuda
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
Takeshi Yamamuro
高速な倍精度指数関数expの実装
高速な倍精度指数関数expの実装
MITSUNARI Shigeo
パターン認識と機械学習入門
パターン認識と機械学習入門
Momoko Hayamizu
画像処理ライブラリ OpenCV で 出来ること・出来ないこと
画像処理ライブラリ OpenCV で 出来ること・出来ないこと
Norishige Fukushima
21世紀の手法対決 (MIC vs HSIC)
21世紀の手法対決 (MIC vs HSIC)
Toru Imai
音声合成のコーパスをつくろう
音声合成のコーパスをつくろう
Shinnosuke Takamichi
ARM CPUにおけるSIMDを用いた高速計算入門
ARM CPUにおけるSIMDを用いた高速計算入門
Fixstars Corporation
画像処理の高性能計算
画像処理の高性能計算
Norishige Fukushima
What's hot
(20)
あなたの知らないnopたち@ラボユース合宿
あなたの知らないnopたち@ラボユース合宿
明日使えないすごいビット演算
明日使えないすごいビット演算
分散システム読書会 06章-同期(前編)
分散システム読書会 06章-同期(前編)
ガウス過程回帰の導出 ( GPR : Gaussian Process Regression )
ガウス過程回帰の導出 ( GPR : Gaussian Process Regression )
1076: CUDAデバッグ・プロファイリング入門
1076: CUDAデバッグ・プロファイリング入門
アパレル業界の販売予測をフーリエ解析を用いてやってみました
アパレル業界の販売予測をフーリエ解析を用いてやってみました
計算論的学習理論入門 -PAC学習とかVC次元とか-
計算論的学習理論入門 -PAC学習とかVC次元とか-
PCAの最終形態GPLVMの解説
PCAの最終形態GPLVMの解説
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
楕円曲線入門トーラスと楕円曲線のつながり
楕円曲線入門トーラスと楕円曲線のつながり
深層学習の数理
深層学習の数理
ようやく分かった!最尤推定とベイズ推定
ようやく分かった!最尤推定とベイズ推定
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
高速な倍精度指数関数expの実装
高速な倍精度指数関数expの実装
パターン認識と機械学習入門
パターン認識と機械学習入門
画像処理ライブラリ OpenCV で 出来ること・出来ないこと
画像処理ライブラリ OpenCV で 出来ること・出来ないこと
21世紀の手法対決 (MIC vs HSIC)
21世紀の手法対決 (MIC vs HSIC)
音声合成のコーパスをつくろう
音声合成のコーパスをつくろう
ARM CPUにおけるSIMDを用いた高速計算入門
ARM CPUにおけるSIMDを用いた高速計算入門
画像処理の高性能計算
画像処理の高性能計算
Viewers also liked
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Hiroki Nakahara
Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)
Hiroki Nakahara
Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (11)
Hiroki Nakahara
Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (13)
Hiroki Nakahara
Verilog-HDL Tutorial (15) software
Verilog-HDL Tutorial (15) software
Hiroki Nakahara
FPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGA
Hiroki Nakahara
Naist2015 dec ver1
Naist2015 dec ver1
Hiroki Nakahara
Verilog-HDL Tutorial (14)
Verilog-HDL Tutorial (14)
Hiroki Nakahara
FPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGA
Hiroki Nakahara
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Hiroki Nakahara
私のファミコンのfpsは530000です。もちろんフルパワーで(以下略
私のファミコンのfpsは530000です。もちろんフルパワーで(以下略
Hiroki Nakahara
Altera sdk for open cl アンケート集計結果(公開版)
Altera sdk for open cl アンケート集計結果(公開版)
Hiroki Nakahara
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
Hiroki Nakahara
A Random Forest using a Multi-valued Decision Diagram on an FPGa
A Random Forest using a Multi-valued Decision Diagram on an FPGa
Hiroki Nakahara
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
Hiroki Nakahara
(公開版)FPGAエクストリームコンピューティング2017
(公開版)FPGAエクストリームコンピューティング2017
Hiroki Nakahara
(公開版)Reconf研2017GUINNESS
(公開版)Reconf研2017GUINNESS
Hiroki Nakahara
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
Hiroki Nakahara
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
Hiroki Nakahara
Viewers also liked
(19)
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (15) software
Verilog-HDL Tutorial (15) software
FPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGA
Naist2015 dec ver1
Naist2015 dec ver1
Verilog-HDL Tutorial (14)
Verilog-HDL Tutorial (14)
FPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGA
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装
私のファミコンのfpsは530000です。もちろんフルパワーで(以下略
私のファミコンのfpsは530000です。もちろんフルパワーで(以下略
Altera sdk for open cl アンケート集計結果(公開版)
Altera sdk for open cl アンケート集計結果(公開版)
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
A Random Forest using a Multi-valued Decision Diagram on an FPGa
A Random Forest using a Multi-valued Decision Diagram on an FPGa
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
(公開版)FPGAエクストリームコンピューティング2017
(公開版)FPGAエクストリームコンピューティング2017
(公開版)Reconf研2017GUINNESS
(公開版)Reconf研2017GUINNESS
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
More from Hiroki Nakahara
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
Hiroki Nakahara
ROS User Group Meeting #28 マルチ深層学習とROS
ROS User Group Meeting #28 マルチ深層学習とROS
Hiroki Nakahara
FPGAX2019
FPGAX2019
Hiroki Nakahara
SBRA2018講演資料
SBRA2018講演資料
Hiroki Nakahara
DSF2018講演スライド
DSF2018講演スライド
Hiroki Nakahara
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
Hiroki Nakahara
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
Hiroki Nakahara
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
Hiroki Nakahara
FPT17: An object detector based on multiscale sliding window search using a f...
FPT17: An object detector based on multiscale sliding window search using a f...
Hiroki Nakahara
Verilog-HDL Tutorial (8)
Verilog-HDL Tutorial (8)
Hiroki Nakahara
Verilog-HDL Tutorial (7)
Verilog-HDL Tutorial (7)
Hiroki Nakahara
More from Hiroki Nakahara
(11)
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
ROS User Group Meeting #28 マルチ深層学習とROS
ROS User Group Meeting #28 マルチ深層学習とROS
FPGAX2019
FPGAX2019
SBRA2018講演資料
SBRA2018講演資料
DSF2018講演スライド
DSF2018講演スライド
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPT17: An object detector based on multiscale sliding window search using a f...
FPT17: An object detector based on multiscale sliding window search using a f...
Verilog-HDL Tutorial (8)
Verilog-HDL Tutorial (8)
Verilog-HDL Tutorial (7)
Verilog-HDL Tutorial (7)
Recently uploaded
UniProject Workshop Make a Discord Bot with JavaScript
UniProject Workshop Make a Discord Bot with JavaScript
yuitoakatsukijp
TokyoTechGraduateExaminationPresentation
TokyoTechGraduateExaminationPresentation
YukiTerazawa
東京工業大学 環境・社会理工学院 建築学系 大学院入学入試・進学説明会2024_v2
東京工業大学 環境・社会理工学院 建築学系 大学院入学入試・進学説明会2024_v2
Tokyo Institute of Technology
生成AIの回答内容の修正を課題としたレポートについて:お茶の水女子大学「授業・研究における生成系AIの活用事例」での講演資料
生成AIの回答内容の修正を課題としたレポートについて:お茶の水女子大学「授業・研究における生成系AIの活用事例」での講演資料
Takayuki Itoh
The_Five_Books_Overview_Presentation_2024
The_Five_Books_Overview_Presentation_2024
koheioishi1
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ssusere0a682
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ssusere0a682
Recently uploaded
(7)
UniProject Workshop Make a Discord Bot with JavaScript
UniProject Workshop Make a Discord Bot with JavaScript
TokyoTechGraduateExaminationPresentation
TokyoTechGraduateExaminationPresentation
東京工業大学 環境・社会理工学院 建築学系 大学院入学入試・進学説明会2024_v2
東京工業大学 環境・社会理工学院 建築学系 大学院入学入試・進学説明会2024_v2
生成AIの回答内容の修正を課題としたレポートについて:お茶の水女子大学「授業・研究における生成系AIの活用事例」での講演資料
生成AIの回答内容の修正を課題としたレポートについて:お茶の水女子大学「授業・研究における生成系AIの活用事例」での講演資料
The_Five_Books_Overview_Presentation_2024
The_Five_Books_Overview_Presentation_2024
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
Verilog-HDL Tutorial (12)
1.
1 Verilog-HDL 講習会DE0編(12) RS232C受信(Rx) 31, July,
2013 鹿児島大学 中原 啓貴
2.
UARTとは • シリアルポートに外部機器を接続して行う通信 • 1ビットずつ逐次データ転送 ‒
3本の信号線を使用: グランド(GND), 送信 (TX), 受信 (RX) • 同期をとるために予め以下の項目を決めておく ‒ ボーレート: 1秒当りの転送ビット数 ‒ データ長 ‒ パリティの有無: ありの場合は奇数か偶数かを設定 ‒ ストップビットの長さ • データそのものに同期用信号を持ち, 送受信側双方で同 期をとる通信方法を調歩同期式 (別名, 非同期式: Asynchronous Communication)という • 調歩同期式でシリアルデータとパラレルデータを相互に 変換する回路を汎用非同期送受信回路 (UART: Universal Asynchronous Receiver Transmitter)という 2
3.
RS232C通信とは 3 • よく使われているUARTの一種 • 今回は3本線通信を実装しよう
4.
準備 • DE0ボードにはRS232Cコネクタを取り付け るパターンが設計済み ‒ レベル(電圧)変換IC(ADM3202)も取り付け済み 4
5.
RS232Cコネクタを半田付け 5 5 4 3
2 1 9 8 7 6 1 2 3 4 5 6 7 8 9 RS232Cコネクタ(メス)に ハンダ付け. 表と裏のピン番号に 気をつけること! 表 裏
6.
RS232C信号を受信 (今回は9600 bpsとする) 6 スタートビット (1ビットの0) データ(8ビット) LSB(最下位ビット)から送信 ストップビット (1ビットの1) D0 D1
D2 D3 D7 9600 bps = 9600 bit per second つまり, 1秒間に(スタートビットや ストップビットも含めて) 9600bit送信するという意味
7.
RS232C受信方法 • 4倍速いクロックでスタートビットを検出 ‒ 9600bpsと等速→データ間を上手く切り替えられない ‒
速すぎるクロック→信号の変化を受信してしまう • 4クロック毎に受信 7 スタートビット (1ビットの0) データ(8ビット) LSB(最下位ビット)から送信 ストップビット (1ビットの1) D0 D1 D2 D3 D7 3回連続で0を 受信したとき スタートビット を受信と判定 D0を 受信 D1を 受信 D1を 受信
8.
50MHzから 9600bpsよりも 4倍速いクロック(つまり, 38400Hz)を 生成するには 8 38400
Hz ということは, 1周期= 1 / 38400 = 0.0000260416 [sec] 38400Hz ということは, 0.0000260416 / 2 = 0.0000130208 [sec] 毎に High と Low を切り替えればよい 50MHz 50 MHz ということは, 1周期= 1 / 50x106 = 0.02x10-6 [sec] つまり, 0.0000130208 / (0.02 x 10-6) = 651.04 クロック毎に High と Lowを切り替えればよい (実際は651クロック毎に行う)
9.
仕様 • PCから送信したデータをLEDGに表示 9 USBシリアルケーブル (BUFFALO社製) BSUSRC0605BS を使用 (amazonで¥2011)
10.
RS232C受信回路の状態遷移図 (ストップビットは受信していません…) 10 0000 0001 0010
0011 Reset LEDG <= 8'b0; clk_count <= 2'b0; catch_startbit <= 3'b111; catch_startbit == 3'b000 NONE 0100 catch_startbit != 3'b000 NONE 1001 1000 0111 0110 0101 clk_count == 2'b11 clk_count <= 2'b00; LEDG[0] <= UART_RXD; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count == 2'b11 clk_count <= 2'b00; LEDG[1] <= UART_RXD; clk_count == 2'b11 clk_count <= 2'b00; LEDG[2] <= UART_RXD; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count != 2'b11 clk_count <= clk_count + 1'b1; clk_count == 2'b11 clk_count <= 2'b00; LEDG[3] <= UART_RXD; clk_count == 2'b11 clk_count <= 2'b00; LEDG[4] <= UART_RXD; clk_count == 2'b11 clk_count <= 2'b00; LEDG[5] <= UART_RXD; clk_count == 2'b11 clk_count <= 2'b00; LEDG[6] <= UART_RXD; clk_count == 2'b11 clk_count <= 2'b00; LEDG[7] <= UART_RXD; clk_count == 2'b11 clk_count <= 2'b00;
11.
11 • ピン配置が面倒くさいので、デフォルト のプロジェクトを読み込みましょう! (DE0に限った事ではないが、Terasic製品はサンプルCD-ROMの プロジェクトを改変するのが楽でお勧め) DE0付属のCD-ROM Demonstrations 内の "DE0_Top"フォルダの ファイル全てを C:¥verilog¥DE0_tutorial_9_LEDG_Slide¥ 内にコピー
12.
DE0_TOP.qpfをダブルクリック してQuartus IIを起動 12 Pin Plannerを開いてみると ピン配置が終わっている!
13.
Verilog-HDLを入力 13 ダブルクリック Verilog-HDLの テンプレートが 表示されるので コードを入力 コード入力したら保存を忘れずに!
14.
38400Hz生成回路の追加 14
15.
入力するVerilog-HDL 15
16.
Verilog-HDLを保存する 16 Gen_CLK38400Hz.v として保存
17.
RS232C受信回路の追加 17
18.
入力する Verilog-HDL (1) 18
19.
入力する Verilog-HDL (2) 19
20.
入力する Verilog-HDL (3) 20
21.
Verilog-HDLを保存する 21 RS232C_RX.v として保存
22.
DE0_Top.vの記述 22
23.
コンパイルを行う 23 「保存アイコン」を クリックして保存 「コンパイルアイコン」を クリックして コンパイルを行う コンパイル後、このウインドウが 表示されればOK
24.
FPGAとPCを接続する前に… • COMポート(RS232C)の番号を確認 • マイコンピュータを右クリックして「プロパティ」を選択 (Windowx
XP) 24 このPCではCOM7ポート
25.
FPGAをプログラム 25
26.
RS232Cテストツールを起動 • VECTOR (http://www.vector.co.jp/soft/winnt/ hardware/se411276.html)からダウンロードしてインス トールしてください 26 ポート名 ↓ 各PC毎に 異なる ボーレート:
9600, バイトサイズ: 8, パリティ: なし ストップビット: 1
27.
PCとFPGAを RS232Cケーブルで接続 27
28.
RS232C経由でデータ送信 28 3. 送信データ(A)のバイナリ値 →0x41 →
8'b0100 0001を受信 1. 送信TEXT: A, 送信データのバイナリ変換にチェックをつける 2. 接続をクリックし, TEXT送信をクリック
29.
まとめ • RS232CケーブルをDE0ボードにとりつけ • RS232Cデータ受信回路を設計 •
課題: ‒ 他のボーレートに対応する受信回路を設計せよ (115200bps, 14400bps) ‒ パリティを計算する回路を付加した受信回路を設計せよ ‒ 【難】スライドスイッチでボーレートを切り替えること ができる受信回路を設計せよ 29
Download now