Recommended
More Related Content
What's hot
What's hot (19)
Similar to Xilinx data center_ibm_meetup_20191023
Similar to Xilinx data center_ibm_meetup_20191023 (20)
Recently uploaded
Recently uploaded (10)
Xilinx data center_ibm_meetup_20191023
- 1. © Copyright 2019 Xilinx 2019年10月23日 ザイリンクス株式会社 データセンター戦略最新情報 - ザイリンクスが提供する革新的技術 -
- 2. © Copyright 2019 Xilinx アジェンダ ˃XDF2019 のおもなポイント ˃データセンター関連の最新情報 ˃パートナー紹介 ˃まとめ >> 2
- 3. © Copyright 2019 Xilinx Headquarters R&D and Engineering Sales and Support R&D and Sales Fab & Manufacturing Partners ザイリンクス 設立 1984年 >> 3 Customers 60K+ Employees Worldwide ~5,000 Industry Firsts 60+ Patents 4,400+ Revenue (FY19) $3.06B Hyderabad, India Dublin, Ireland Singapore San Jose, CA Longmont, CO Industrial ConsumerWireless Communications Automotive ProAV & Broadcast Wired Communications Test & Measurement, and Emulation Data Center Scientific & Medical Aerospace & Defense
- 4. © Copyright 2019 Xilinx 革新のリーダーを支え続ける >> 4 ˃ Genome analysis of critically ill newborns ˃ Analysis reduced from 1 day to 20 minutes 医療の処置を加速 宇宙通信人工知能で安全性を高める ˃ Accelerate AI for fast decision making ˃ Flexibility to adapt hardware for new AI ˃ Ensuring safe operation of space-based systems for global communication
- 5. © Copyright 2019 Xilinx >> 5 https://www.nao.ac.jp/news/science/2019/20190410-eht.html https://iopscience.iop.org/article/10.3847/2041-8213/ab0c96 https://alma-telescope.jp/about https://github.com/casper-astro/casper-hardware#casper-hardware 参考) 電波望遠鏡用デジタル分光器向け畳込みニューラルネットワークを用いた識別機に関して (中原啓貴 佐藤真平 信学技報, vol. 119, no. 18, RECONF2019-19, pp. 103-108, 2019年5月) ALMA2 Project- アルマ望遠鏡が切り拓く2020年代の科学のフロンティア (国立天文台) 標高5,000m 標高2,900m 光伝送装置
- 6. 2019年10月1日、2日 米国カリフォルニア州サンノゼにて開催 約1,200名の参加、69社のパートナー、デモ、76時間6トラックのテクニカルセッション、11のラボ キーノートご登壇； サムスン Pony.ai Micron キーサイト AWS マイクロソフト 日立オートモティブ IBM セッションご講演； 平木先生 (東京大学名誉教授, Preferred Networks) ほか 注目トピック；Vitis、 developer.xilinx.comサイト開設、
- 8. © Copyright 2019 Xilinx 2012 2018 80 70 50 AlexNet 60 BN-AlexNet BN-NIN ENet GoogLeNet ResNet-18 VGG-16 VGG-19 ResNet-34 ResNet-50 ResNet-101 ResNet-153 ResNeXt-101 Inception v3 Inception-v4 DenseNet-264 ShuffleNet 2x SENet-154 MobileNet v2 Top-1精度(1%) シリコン設計サイクル AI/ML イノベーションの速度 イノベーションの速度がシリコン サイクルを上回る イノベーション サイクル
- 9. © Copyright 2019 Xilinx プログラマブルとアダプタブルの違い アプリケーション アーキテクチャ 1 ASIC アダプタブル (一回) 演算の効率性 プログラマブル CPU、GPU、ASSP 1 演算の効率性 1 3 3 2 2
- 10. © Copyright 2019 Xilinx プログラマブルかつアダプタブル FPGA、ACAP プログラマブル 演算の効率性 1 DSA2 アダプタブル DSA1 2 21 アプリケーション アーキテクチャ 2
- 11. © Copyright 2019 Xilinx 2012 2019 開発者数 Vivado OS および ファームウェア SDK SDSoC (エンベデッド) SDAccel、データセンター (FaaS、Alveo) AI 推論 高速化 Vitis 統合ソフトウェア プラットフォーム プラットフォームの変遷
- 12. © Copyright 2019 Xilinx Introducing Vitis, Unified Software Platform
- 13. © Copyright 2019 Xilinx VITAL, VITALITY VITIS
- 14. © Copyright 2019 Xilinx ソフトウェア & AI アダプティブ コンピューティング エッジからクラウドまですべて対応 業界標準、オープンソース 発表から 1 ヶ月でリリース 統合ソフトウェア プラットフォーム 無償 ! >> 14
- 15. © Copyright 2019 Xilinx XRT (ザイリンクス ランタイム ライブラリ) Vitis ターゲット プラットフォーム ドメイン特化型 開発環境 Vitis コア開発キット Vitis アクセラレーション ライブラリ OpenCV ライブラリ BLAS ライブラリ Vitis AI Vitis ビデオ パートナー ゲノム解析 データ分析 などファイナンス ライブラリ アナライザー デバッガーコンパイラ Vitis: 統合ソフトウェア プラットフォーム まもなくリリース…
- 16. © Copyright 2019 Xilinx Vitis Accelerated Libraries >> 16 › Open-Source, performance-optimized libraries offering out-of-the-box acceleration. Math Linear Algebra Statistics DSP Data Management Data Security Data Compression Data Analytics and Database Quantitative Finance Vision and Image AI
- 17. © Copyright 2019 Xilinx フレームワーク Vitis AI 開発キット Vitis AI モデル Model Zoo / カスタム DPU Vitis AI: 深層学習の高速化 モデルはデプロイ & 再学習可能 & 無償! - 学習済み - 再学習用スクリプト - テストコード
- 18. © Copyright 2019 Xilinx DNN プロセッシング ユニット (DPU) 直接フレーム ワーク コンパイル コンパイル時間は数分 AI モデル 量子化 最適化 Vitis AI TensorFlow を利用する短時間でのイテレーション
- 19. © Copyright 2019 Xilinx プルーニング および 量子化適用の効果 >> 19 Pruning Quantization ZU2 7020ZU5 15 30 45 60 75 90 105 120 ZU9 FPS (batch=1) 8W 5W 3W 2W Jetson TX2 10W (SSD 480x360) 消費電力 30W Xavier ? SSD Pruned SSD SSD GPU
- 20. © Copyright 2019 Xilinx VITIS AI >> 20 https://japan.xilinx.com/products/design-tools/vitis/vitis-platform.html
- 21. © Copyright 2019 Xilinx >> 21 https://japan.xilinx.com/products/design-tools/vitis/vitis-libraries.html#libraries VITIS アクセラレーションライブラリ
- 22. © Copyright 2019 Xilinx Trac eif (is_uyvy) { uyvy2bgr (in_mat, in_rgb); } else { yuyv2bgr (in_mat, in_rgb); } resize <INTERPOLATION_AREA, MAX_IN_HEIGHT, MAX_IN_WIDTH, MAX_OUT_HEIGHT, MAX_OUT_WIDTH, NPC, MAX_DOWN_SCALE> (in_r, out_r); cv.c pp アプリケーション例: スマート シティ
- 23. © Copyright 2019 Xilinx (プログラマブル ロジックを使用) AI アクセラレーション (AI エンジンを使用) 前処理 CPU で実行 前処理 Vitis データフロー パイプライン処理 P P AI AI AI 後処理 アクセラレーション (プログラマブル ロジックを使用) P AI 後処理 AI AI 6 FPS 30 FPS 40 FPS 80 FPS 後処理 後処理 AI エンジンを使用 スマート シティ向けの適応型アーキテクチャ
- 24. © Copyright 2019 Xilinx Familiar SW Environment >> 24
- 25. © Copyright 2019 Xilinx Alveo アプリケーションの移植が容易 F1 2x.large 16x.large Alveo FP1 F2、F3
- 26. © Copyright 2019 Xilinx >> 26 FINN オープンソースプロジェクト - フレームワークからFPGAへ - QNN training in PyTorch Brevitas Frontends, Transformation, Dataflow Backend FINN Compiler Deployment with Customization of Algorithm Customization of Hardware Architecture Export from Brevitas To ONNX ONNX https://xilinx.github.io/finn
- 27. © Copyright 2019 Xilinx developer.xilinx.com サイトを始動 サンプル デザイン、チュートリアル、資料へ簡単にアクセス 開発者を専門家とつなぐ 専門家による 30 以上の記事とプロジェクト 9 つの分野をカバー Xilinx Developer > Authors Authors
- 28. © Copyright 2019 Xilinx ソフトウェア プログラマビリティ 幅広いアプリケーションに 対応する性能 急速なイノベーションに 対応する適応性 今日の 開発者のニーズ >> 28
- 29. © Copyright 2019 Xilinx ACAP >> 29
- 30. © Copyright 2019 Xilinx daptive ompute cceleration latform A C A P >> 30
- 31. © Copyright 2019 Xilinx スカラー プロセッシング エンジン Versal ACAP テクノロジのご紹介 適応型ハードウェア エンジン インテリジェント エンジン ソフトウェアのプログラマビリティ、 ハードウェアの適応性 高度なプロトコル エンジンの 画期的な統合
- 32. © Copyright 2019 Xilinx AI コア シリーズ プライム シリーズ
- 33. © Copyright 2019 Xilinx HW ADAPTABLE DEVICES DEPLOYABLE END-SYSTEMS FPGA AS A SERVICE (FAAS) Accelerator Cards System-on-Modules ‘Chip-Down’ Design of Electronic Systems Leverage and Evaluate Xilinx Technologies via Leading Cloud Providers ニーズに合わせた多様な展開方法を提供 Evaluation Boards & Kits >> 33
- 34. © Copyright 2019 Xilinx ザイリンクス Alveo 製品ラインナップ >> 34 1,304k LUT デュアルスロット、フルハイト 8GB HBM2、460GB/秒 2x QSFP 28 (100GbE) PCIe Gen3、Gen4、CCIX < 225W 1,182k LUT デュアルスロット、フルハイト 64GB DDR、77GB/秒 2x QSFP 28 (100GbE) PCIe Gen3 < 225W 1,728k LUT デュアルスロット、フルハイト 64GB DDR、77GB/秒 2x QSFP 28 (100GbE) PCIe Gen3 < 225W U250U200 UltraScale+ アーキテクチャ UltraScale+ アーキテクチャ U50 872k LUT シングルスロット、ハーフハイト 8GB HBM2、460GB/秒 1x QSFP 28 (100GbE) PCIe Gen3、Gen4、CCIX < 75W UltraScale+ アーキテクチャ U280 UltraScale+ アーキテクチャ
- 35. © Copyright 2019 Xilinx 多様なユースケースに効果的に適応 世界最速のデータセンターおよびAIアクセラレーションを実現 >> 35 ゲノム解析 データ分析 90x ビデオ トランスコード 30x 超低遅延 ネットワーク 金融コンピューティング 100x圧縮伸長 暗号化 データベース 5x機会学習推論 音声認識 12x
- 36. © Copyright 2019 Xilinx ソーラーフレアのネットワークソリューション >> 36 XtremeScale X2522 X2522-25G/25G-PLUS 10/25 GbE 2 Ports Low Profile, MD2 PCIe 3.1 x8 SFP28 XtremeScale X2541 X2541/X2541-PLUS 10/25/40/50/100GbE 1 Port Low Profile, MD2 PCIe 3.1 x16 QSFP28 超高速・低遅延イーサネットアダプタ Cloud Onload カーネルバイパスソフトウェア
- 37. © Copyright 2019 Xilinx 外部メモリ ネットワーク プロセッサ 外部メモリ GPU 外部メモリ プロセッサ 外部メモリ FPGA 外部メモリ プロセッサ ネットワークインター フェースカード(NIC) GPUアクセラレータ FPGAスマートNICサーバーCPU サーバーCPU レイテンシー＝ミリ秒オーダー レイテンシー＝ 1/10,000ミリ秒オーダー センサー入力 マーケット情報 アクチュエータ 売買コマンド ネットワーク処理 - TCP/IP, TLS, OVS 判断の高速演算 結果・コマンド出力 スマートNIC設定 ログデータ管理 センサー入力 マーケット情報 アクチュエータ 売買コマンド ネットワーク ネットワーク 消費電力の点でもFPGAが有利 レイテンシーがクリティカルなケースに対して一層有効 データ入力 出力 データ入力 出力 >> 37
- 38. © Copyright 2019 Xilinx 金融業界における弊社製品活用事例 >> 38 HFT (高頻度取引) および FX マーケットデータ配信、売買 より高速にレートの解析、売買取引を実行することに よって利益の増大化を図る 複雑なリスク計算 モンテカルロシミュレーションなど、複雑なリスク 計算を高速に行う 多くの参加者に所定時間内にフェアに情報を配信 CME J.P. モーガン CITI など YJFX 様 証券会社 FX会社 ほか CME 証券取引所 ほか
- 39. © Copyright 2019 Xilinx 金融ライブラリ >> 39 v0.5 Release Monte Carlo Black-Scholes European Monte Carlo Black-Scholes American Finite Difference Heston Finite Difference Heston API Finite Difference Heston Monte Carlo Heston Monte Carlo Black Scholes Digital Monte Carlo Black Scholes Asian Monte Carlo Black Scholes Barrier Mersenne Twister RNG (MT19937) Box-Muller Transform Inverse Cumulative Normal Distribution Brownian Bridge Transform Tridiagonal solver (PCR) Pentadiagonal solver (PCR) Jacobi Singular Value Decomp Sparse Matrix Dense Vector multiplication General Dense Matrix-Matrix multiplication Dense Matrix-Vector multiplication Dense matrix transpose Quasi RNG methods - 1D Sobol Quasi RNG methods - Multi-Dimension Sobol Montecarlo API SVD (Singular Value Decomposition) Box Muller uni to Std Distributions Univariates (pdf/cdf/icdf) - normal PRNG Univariate - MT2203 PRNG Univariate - LUT-SR PRNG Gaussian Montecarlo (Discretization - Quadratic Exponential) Release v1.0 Montecarlo - Calculating Greeks Montecarlo - Multiple assets Montecarlo - Mean reversion Montecarlo - Antithetic variance reduction FD Heston - Calculating Greeks Binomial Tree - Cox-Ross-Rubenstein Montecarlo - Markov Chain Close form solutions - Black-Scholes Close form solutions – Heston Close form solutions - Merton 73 Close form solutions - Merton 76 PDE solver - 2D Modified Craig Sneyd PRNG Multivariate Distributions Bi-variate (pdf/cdf/icdf) Distributions multivariate (pdf/cdf/icdf) Distributions Univariates (pdf/cdf/icdf) – Exponential Distributions Univariates (pdf/cdf/icdf) – poisson Matrix factorization - LU Factoriziation Matrix factorization - QR Factorization Matrix transformation - EigenValues & Eigenvectors Matrix transformation - Cholesky Decomposition Matrix transformation - Matrix Inverse FX - Dual currency swap FX - FX option (forward and future) Fixed income - Interest rate swaps Fixed income – swaption Fixed income - caps/floors Python Bindings – pybind11 wrappers for L3 APIs Roadmap Fixed income - OIS swap Fixed income - bond future option PDE solver - Crank Nicolson Numerical Integration - Simpson's/Trapezoida Numerical Integration - Romberg Distributions Univariates (pdf/cdf/icdf) - Beta Distributions Univariates (pdf/cdf/icdf) - Gamma Montecarlo - Principal Component Analysis Credit products - Credit default swap Commodities - Commodities Swap and option Covariance Matrix - Covariance regularization Distributions Univariates (pdf/cdf/icdf) - lognormal Distributions Univariates (pdf/cdf/icdf) - binomial Distributions Univariates (pdf/cdf/icdf) - Bernouilli PDE solver - American (Early Exercise) Penalty method Close form solutions - Bjerksund-Stensland (American) Utility - Date/Calendar Close form solutions - Ornstein-Uhlenbeck Close form solutions - Hull-White FRTB - Expected Shortfall Matrix transformation - Square Root of Matrix Linear Equations - Solvers stdlib.h - market decoders, string manipulation PRNG Univariate - FSFR PRNG Univariate - XOR / Shift / Rotate (xoshorio128) Montecarlo - Discretization - Milstein Fast Risk Sensitivities - Adjoint Algorithimic Differentiation Interpolation - Spline Interpolation - Linear/Cubic Interpolation - Monotone Convex Optimizations - Simplex Optimizations - Non-Linear least squares Optimizations - Root finding https://github.com/Xilinx/Vitis_Libraries -> quantitative_finance
- 40. © Copyright 2019 Xilinx Orchestration (Kubernetes & IBM Platform Symphony) Migrate the components to the right hardware resource and manage the container communication across the cluster >> 40 Web interface DB Application Service A Authentic- ation Reference Data Web interface Web interface Accelerated Application Service B
- 41. © Copyright 2019 Xilinx 米アマゾンとイーサリアム財団ら、賞金10万ドルのFPGA デザインコンテストを開催 競技と協力の2段階式。企業がOSSプロジェクトを支援する新しい手法 >> 41 https://crypto.watch.impress.co.jp/docs/news/1200097.html https://supranational.atlassian.net/wiki/spaces/VA/pages/36569208/FPGA+Competition 2019年8月5日 米アマゾンは8月1日、賞金10万米ドルのFPGA デザインコンテストの開催を発表した。課題は 暗号化技術の1つであるVDFの計算をFPGAを用 いてより速く解くこと。 8月1日から9月末まで行われる第1ラウンドでは 性能を1ナノ秒短縮ごとに3000ドルの報酬付与。 第1ラウンド終了後、応募作品をオープンソース 化。10月下旬開始予定の第2ラウンドでは、 チーム間のコラボレーションを推奨する。 Amazon Web Serviceが主催しイーサリウム財団、 Interchain財団, Protocol Labs, Supranational, シ ノプシス, ザイリンクスがスポンサーを務める。 ジャスティン・ドレイク氏 (イーサリウム財団) は「今回のコンテストが上手くいけば、ブロッ クチェーンプロジェクト間のコラボレーション の文化を推進すると同時にハードウェア設計業 界を開拓するであろう」と述べている。
- 42. © Copyright 2019 Xilinx >> 42
- 43. © Copyright 2019 Xilinx 増大するビデオの要件をCPUのみで満たせない >> 43 0 20 40 60 80 100 120 140 MPEG2 H.264 HEVC / VP9 AV1 1080p60 (mbps) Codec Complexity 8 x less bandwidthbandwidth Codec Complexity Description Growth in Compute Live video growth 2 x Resolution growth 96 x Growth in codec complexity 125 x
- 44. © Copyright 2019 Xilinx コンピューテーション・ストレージ >> 44 Computational Storage Drive (CSD)Computational Storage Processor (CSP) Computational Storage Array (CSA) ストレージメディアに近い場所で処理を行う => プロセッサの負荷を軽減、スループット向上、消費電力およびコストの低減 ネットワーク処理 (RoCEv2)、NVMeプロトコルオフロード イレイジャーコーディング、圧縮伸長、重複排除、暗号化、データ検索 (SQL/No-SQL) など
- 45. © Copyright 2019 Xilinx >> 45 Use Case - Computational Storage Processor (CSP) TeraBox 2000D 2U FPGA Server Key Features • Up to 24 QSFPs for 24x 100G or 96x 10/25G • FPGA Resources: Up to 11M logic cells (Xilinx), and 1.5TB FPGA-connected DDR4 • Support for all BittWare PCIe FPGA boards • Up to 8x low-profile boards or 3x dual-wide FPGA boards https://www.bittware.com/fpga/servers-systems/terabox2000d/ https://www.bittware.com/fpga/servers-systems/ TeraBox FPGA Servers
- 46. © Copyright 2019 Xilinx Use Case - Computational Storage Drive (CSD) >> 46 1. VWAP: Volume Weighted Average Price 2. MOPS: Million Operations per Second https://forums.xilinx.com/t5/Xilinx-Xclusive-Blog/Samsung-Electronics-Unveils-Xilinx-Based-SmartSSD-Solution/ba-p/902137 http://scaleflux.com/applications.html https://samsungatfirst.com/smartssd/ SmartSSD
- 47. © Copyright 2019 Xilinx コンピュテーショナル ストレージ ライン レート データ圧縮の高速化 1 つのプラットフォームで圧縮、解凍、消去コード、 暗号化すべてに対応 47 Source: Xilinx Analysis 1x 20x 0 5 10 15 20 CPU Alveo U50 Intel Skylake-SP 6152 @2.10GHz 22-core CPU (Ubuntu 16.04), GB/s compression per CPU core = .0229. Alveo U50 = 10GB/s
- 48. © Copyright 2019 Xilinx 急速に拡大を続けるエコシステム >> 48 CLOUD ON-PREMISE Solution Providers App & IP Developers Channel Partners End Customers Tencent Cloud データ分析 ビデオ & イメージ処理 機械学習 金融 生命科学 & HPC
- 49. © Copyright 2019 Xilinx Adaptable. Intelligent.