3 input NAND logic gate integrated stability control

1. Sayısal Devreler, Uygulama Projesi 2016
PROJE ADI
3 girişli VE DEĞİL entegresinin doğruluğunu test eden devre tasarımı.Devre, Sokete takılan
entegrenin içindeki kapıların her birisi otomatik olarak test etmelidir.Tüm kapılar doğru
çalışıyorsa YEŞİL LED, yanlış çalışan varsa KIRMIZI LED yakılmalıdır.
cgncvk@outlook.com
Özet:
Proje gerektiği şekilde direkt dışarıdan beslenmektedir, kurulan entegre devresi ile PWM sinyal
ütetilmektedir, J-K flip-flopları seri bağlanarak 3 bit bir sayıcı oluşturulmuştur, A B ve C durumları
entegre girişlerine aktarılmıştır, sağlamlığını kontrol amacıyla kullandığımız entegremiz içinde 2 adet
ve değil kapısı bulundurmaktadır, 2 kapınında bütün ortak pinleri kısa devre yapılmıştır. 2 kapıya 2 ayrı
sayıcı kullanmak yerine, 1 sayıcı ile aynı anda bütün kapılar ortak durumlara sevk edilmiştir.
Entegrelerimizi test ederken iki ayrı yöntemden birinde logic kapılardan diğerinde ise multiplexer
entegrelerimizden yararlandık, kapılar ile kontrol işlemi yapılan doğruluk tablosuna göre çıkış vermesi
mantığı ile çalışmaktadır çıkışa 1(5v) yada 0(0v) verilir bu sayede ledler yanıp söndürülür, eğer
doğruluk tablosundaki yanlış durumları yakalarsa entegre çıkışı 0’a düşüp kırmızı ledin yanması eğer
1’e düşerse yeşil ledin yanması sağlanıyor bu sayede entegrenin sağlam olup olmadığı anlaşılıyor.
(Kurulan devrelerden Demux devresinde istenilen sonuç alınamamıştır,logic kapılar ile kurulan devre
sorunsuz çalışmaktadır, her iki devreninde şemaları aşağıda bulunmakadır.)
1. GİRİŞ
Lojik devreler veya diğer bir adıyla lojik kapılar Entegre (IC - Integrated Circuit) olarak üretilen bu tip
devreler, transistör ve diyot gibi temel elektronik elemanlar aracılığıyla elde edilirler.Mantıksal kapı
olarak da bilinen bu devreler belirli bir Boolean Cebiri çerçevesinde girişten alınan veriler ile uygun,
mantıksal sonuçlar üretirler.Bu entegrelere doğruluk tablosu değerlerinden ve gerekli devrelerden
yararlanılarak hata analizi yapılabilir, açıklanan doğrultuda projemizde 3 girişli ve değil(NAND) lojik
kapı entegrelerinin içinde bulunan entegrelerin verilen girişlere göre doğru çalışıp çalışmadığı kontrol
edilmektedir.
https://en.wikipedia.org/wiki/Logic_gate
2. MATERYAL ve METOT
Problemin tanımı:
3 girişli Ve değil(Nand) entegresinin doğruluk tablosu değerleriyle birebir uyumlu çalışması test
edilmelidir.İzlenecek yol şu şekildedir:Öncelikle input değerleri olarak oluşabilecek her türlü değer
sağlanmalı ve kapıya iletilmelidir bu nedenle PWM üretip sayıcılarla her durumu sayısal olarak
kapılara vermeliyiz, pwm üretmek için 555 entegresi kullanıldı sayıcı olarakta 7476 entegresi
kullanıldı, ihtiyacımız olan 3 bitlik sayıcı için J-K flip-flopları seri bağlanarak 3 bit bir sayıcı
oluşturulmuştur, sonrasında alınan bilgiler 3 girişli ve değil kapısına iletildi kapının çıkışlarından ve
girişlerinden alınan bilgiler kurduğum entegrenin birinde mux diğerinde logic kapılara ilettim
böylelikle çıkışlara bağlanılan ledler yakılacaktır çıkışa 1 düşmemesi durumunda 0 düşecektir
böylelikle hata oluşmuş olacaktır ve ters bağlanılan led yanacaktır .

2. Sayısal Devreler, Uygulama Projesi 2016
Kullanılacak elemanların Tanıtımı:
- NE555 timer entegresi 1 adet( karşılıklı olmak üzere 4 , toplamda 8 adet bacağı vardır,
asimetrik kare dalga simetrik kare dalga üretir.)
- 7476 (flip flop) sayıcı entegresi 1 adet (giriş darbelerine bağlı olarak belirli bir durum dizisini
tekrarlayan lojik devrelerdir. )
- 7410 entegresi (3 girişli VE DEĞİL Kapısı)
- 7408 entegresi (VE, AND Kapısı)
- 7432 entegresi (VEYA, OR Kapısı)
- 7404 entegresi (Değil / NOT Kapısı)
- 4075 entegresi (3 girişli veya /3 input OR gate)
- 4051 entegresi (Analog Multiplexer-Demultiplexer dijital olarak kontrol edilir. 3-15 V
arasındaki dijital sinyal aralığı sayesinde 15V'luk analog sinyallerin kontrolünü yapar.
Multiplexer devresi, gücü VDD-VSS ve VDD-VEE kaynak voltaj aralığından dağıtır. Bu
entegre 3 çift kontrol girişine sahip tek 8-kanallı çoğaltıcıdır.)
Tablo-1: D Flip-Flop karakteristiği
Clock Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1

3. Sayısal Devreler, Uygulama Projesi 2016
Doğruluk Tablosu:
Tablo-2: Doğruluk tablosu
(A, B, C = İnput) (D = Output)
A B C D YEŞİL KIRMIZI
0 0 0 0 0 1
0 0 0 1 1 0
0 0 1 0 0 1
0 0 1 1 1 0
0 1 0 0 0 1
0 1 0 1 1 0
0 1 1 0 0 1
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 1 1 0
1 0 1 0 0 1
1 0 1 1 1 0
1 1 0 0 0 1
1 1 0 1 1 0
1 1 1 0 1 0
1 1 1 1 0 1

4. Sayısal Devreler, Uygulama Projesi 2016
Karnough Haritaları:
Şekil 2: Karnough haritaları Sadeleştirilmiş Fonksiyonlar
Devrenin Lojik Kapılar ile Gerçeklenmesi:
Logic kapılar ile yapılan test devremiz istediğimiz şekildedir, 3 girişli ve değil kapımız sağlam iken
yeşil led sürekli yanmaktadır, Entegremizde oluşabilecek herhangi bir yanlışlık durumunda yeşil
ledimiz sönmekte ve yerine kırmızı led yanmaktadır.
Şekil 3: Devre şeması (Logic Kapılar İle)

5. Sayısal Devreler, Uygulama Projesi 2016
Multiplexer ile yapılan test devremiz istenilen şekilde çalışmamaktadır, 3 girişli ve değil kapımız
sağlam iken yeşil led sürekli yanmamaktadır, Entegremizde oluşabilecek herhangi bir yanlışlık
durumunda yeşil ledimiz ve kırmızı led yanmaktadır aralıklı yanmaktadır.
Şekil 4: Devre şeması (Multiplexer ile)

6. Sayısal Devreler, Uygulama Projesi 2016
Baskı Devresi ve Fotoğrafı:
(Logic kapılar ile)
Şekil 5: Devrenin PCB şeması ve 3D similasyon üsten görünüşü

7. Sayısal Devreler, Uygulama Projesi 2016
Devrede kullanılacak elemanlar ve toplam maliyet hesabı:
Devremizin logic kapılar ile yapımı için maliyet hesabımız, Proteus (bill of materials module)
aracılığıyla.

8. Sayısal Devreler, Uygulama Projesi 2016
3. SONUÇLAR
Deneylerde doğru sonuçlar almak için devrelerimizde kullanacağımız entegrelerin doğru çalışması
şarttır, kendi imkanlarımızla elimizdeki entegrelerin doğruluk işlevlerini, çıkardığımız doğruluk
tablolarındaki değerleri sağlamaları bakımından kontrol edebiliriz, gerçekleştirdiğimiz similasyonlarda
logic kapılar ile kurduğumuz devrede entegremizin doğruluğunu kullandığımız ledler aracılığıyla
gözlemleyebilmekteyiz.Bu çalışma adına bir dahaki seferde basacağımız devrede multiplexer entegresi
kullanarak, devre üzerindeki entegre sayımızı azaltabiliriz.
5. KAYNAKÇA
1. http://www.elektrikport.com/universite/lojik-devreler-(kapilar)/11519#ad-image-0
2. https://www.youtube.com/watch?v=oyaXV5Vzhhw
3. http://320volt.com/cmos-lojik-entegre-bilgileri/
4. http://islamcozel.blogspot.com.tr/2015/12/3-girisli-ve-veya-entegrelerinin.html
5. http://www.bbc.co.uk/schools/gcsebitesize/design/electronics/logicrev5.shtml
6. “Digiatal Fundamentals”, Thomas L. Floyd, 8th Edition, Prentice Hall, 2002
7. “Sinyaller Ve Sistemler”, Hwei Hsu & Mcgrawhill
8. http://www.electronics-tutorials.ws/logic/logic_1.html