⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, PROYECTOS PROPUESTOS (2019 2do Término)

PROYECTOS 2019 2T
DISEÑO DE SISTEMAS DIGITALES

• Objectives:
• Adquirir señales de sensores de humedad situadas en una superficie porosa, luz solar, temperatura y humedad del aire.
• Comparar el desempeño de al menos dos redes neuronales para series temporales.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que adquiera señales de sensores de humedad, temperatura, luz incidente y sea
capaz de almacenar las lecturas de estos sensores en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory
(DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El proceso de entrenamiento de la red neuronal para
series temporales podrá ser realizado en computador convencional, luego el modelo entrenado en lenguaje C++ deberá ser ejecutado por el
procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la clasificación de
forma clara. El sistema basado en FPGA es quien ejecuta los bloques de filtrado y red neuronal, pero los grupos que tengan estudiantes de
telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un
servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: La principal tarea consiste en analizar la señal que representa el comportamiento de la humedad en la superficie porosa en función
de parámetros como luz incidente, humedad y temperatura del aire; es decir, la humedad del suelo en el tiempo dependerá de las
condiciones del ambiente en el cual se encuentra [1]. La red neuronal para series temporales tendrá la capacidad de predecir el
comportamiento de la humedad del suelo en el tiempo con solo analizar los datos de luz incidente, humedad y temperatura del aire. El
presente trabajo si incluye la etapa de adquisición de datos para su posterior procesamiento con una red neuronal para predicción de series
temporales (humedad del suelo). Luego de la adquisición de las señales de los sensores, se realizará un procesamiento que incluye:
Caracterización y pronóstico de series temporales.
• En la etapa de de adquisición, se realizará la comunicación entre los diferentes sensores con sus respectivos protocolos (LDR-ADC, humedad
suelo -ADC, humedad y temperatura de aire - onewire) con la FPGA [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales determinadas por el estudiantes (se
recomienda 1 segundo). Las ventanas temporales se definen en el experimento durante la adquisición de las señales de los diferentes
sensores [1].
• En el pronóstico de la serie temporal, la red neuronal (NN) utiliza las características más representativas con las que los algoritmos tengan una
mejor desempeño en la predicción de las salidas. Para un adecuado desempeño, los algoritmos de NN requieren que las señales sean
procesadas en una etapa previa de preprocesamiento.
Sensor networks for agriculture based on FPGA

• Reference :
● Romero, G., Salazar, C., & Asanza, V. (2015). Desarrollo de un Prototipo de Sistema Hidrometeorológico. Revista Tecnológica-ESPOL,
28(5).
• Hardware:
● (1) DE10 Standard o DE10 Nano
● (1) Monitor VGA / HMDI
● (1) LDR, (1) DHT11 y (1) FC-28
• Database
● https://drive.google.com/open?id=1VzLhDIUtX_7dppDeWd_wsMgXBhrohdXR
• Expertos
● mafercal
ASIGNADO:
Sensores
NN time series

• Objectives:
• Adquirir señales de pulsos de encoder óptico para determinar las RPM de un motor.
• Controlar las RPM del motor hasta llegar a un setpoint deseado.
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que adquiera señales de pulso desde un encoder óptico y sea capaz de almacenar
las lecturas de las revoluciones por minuto (RPM) del motor en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory
(DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El proceso de ajuste de los parámetros proporcional,
integral y derivativo del controlador PID podrá ser realizado en computador convencional utilizando herramientas de identificación de
sistemas, luego el modelo del controlador en lenguaje C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener
como salida un monitor VGA ó HDMI que muestre las RPM del motor vs setpoint de forma clara y en tiempo real. El sistema basado en FPGA
es quien ejecuta los bloques de cálculo de RPM y controlador PID, pero los grupos que tengan estudiantes de telemática, no usarán la salida
VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web
corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Para que el controlador PID sepa cual es el setpoint de RPM deseado, se utilizará una señal analógica provista por un potenciómetro.
Las RPM del motor se calculará en tiempo real, para cual se divide 60 segundos entre el tiempo en que demora el motor en girar una vuelta
completa. El controlador PID recibe como entrada el error entre el setpoint menos las RPM del motor y mediante los parámetros
proporcional, integral y derivativo genera la señal de control para hacer que el motor se estabilice en el setpoint establecido. La señal de
control que genera el controlador PID deberá ser en modulación por ancho de pulso (PWM) para poder controlar la velocidad del motor
mediante un driver [1].
PID control for DC motor based on FPGA

• Reference :
● Systems identification using matlab
● https://www.youtube.com/watch?v=3tvSTRYhp8s&t=25s
• Hardware:
● (1) Encoder óptico, (1) motor driver y (1) motor DC
• Database
● https://drive.google.com/open?id=1eXwPPObe29DocA9JCpYVrITGffCInc84
• Expertos
● dcortez
ASIGNADO:
Driver
PID controller
Sensor

• Objectives:
• Adquirir señales de dos fotorresistencias LDR situadas en un panel fotovoltaico.
• Controlar la posición angular del panel fotovoltaico hasta que el valor de las dos LDR sean iguales.
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA con la capacidad de mover un panel fotovoltaico y sea capaz de almacenar las
lecturas de dos fotorresistencias en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso
se lo realizará a través del Hard Processor System (HPS). El proceso de ajuste de los parámetros proporcional, integral y derivativo del
controlador PID podrá ser realizado en computador convencional utilizando herramientas de identificación de sistemas, luego el modelo del
controlador en lenguaje C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó
HDMI que muestre las RPM del motor vs setpoint de forma clara y en tiempo real. El sistema basado en FPGA es quien ejecuta los bloques de
cálculo de RPM y controlador PID, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán
acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema
operativo linux con procesador ARM.
• Abstract: Para que el controlador PID sepa hacia donde debe mover el motor, realiza una comparación entre la lectura de dos
fotorresistencias (LDR) y empezará a mover el motor hasta que la lectura de estas LDR sean iguales. El controlador PID recibe como entrada el
error entre el LDR1 - LDR2 y mediante los parámetros proporcional, integral y derivativo genera la señal de control para hacer que el motor
mueva el panel fotovoltaico hasta que el valor de las LDR sea igual. La señal de control que genera el controlador PID deberá ser en
modulación por ancho de pulso (PWM) para poder controlar la velocidad del motor mediante un driver [1].
PID control for angular position based on FPGA

• Reference :
● Systems identification using matlab
● https://www.youtube.com/watch?v=qm6ePqpcUyI&t=422s
• Hardware:
● (2) LDR, (1) motor driver y (1) motor DC
• Database
● https://drive.google.com/open?id=11mO5QveZr741m1xB-vfOhgfa19FTLW4t
• Expertos
● dcortez
ASIGNADO:
Driver
PID controller
Sensor
Servomotor

• Objectives:
• Adquisición de señales EMG producidas por el movimiento ocular.
• Caracterizar las señales EMG en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que adquiera señales de Electromiografía (EMG) durante la ejecución de
movimiento ocular, las señales EMG serán almacenados en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory
(DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El proceso de entrenamiento del clasificador podrá ser
realizado en computador convencional, luego el modelo entrenado en C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El
sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la clasificación de forma clara, los algoritmos de
clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral Clustering, Hierarchical Clustering, SVM ó Neural
Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero los grupos que tengan estudiantes de
telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un
servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: El trastorno de parálisis cerebral infantil (PCI) es una de las principales causas de afección en habilidades motoras en extremidades
superiores e inferiores, entre las principales afecciones motoras están: diplejia, hemiplejia y cuadriplejia. Existen condiciones en las cuales las
habilidades del habla han sido afectadas y estos casos se podrían asistir con ayuda de interfaces de interpretación de movimiento ocular. El
presente trabajo busca aprovechar los movimientos oculares para realizar escritura de palabras para sistir la comunicación de personas que
sufren de PCI con problemas del habla. El presente trabajo si incluye la etapa de adquisición de señales, para este fin utilizaremos una etapa
de amplificación y filtrado analógico previo a la etapa de digitalización, luego se realizará un procesamiento de caracterización y clasificación
[1].
• En la etapa de de adquisición, se realizará la adecuada amplificación de las señales EMG que vienen en el orden de los mV, además se deberá
realizar un filtrado analógico paso alto con la finalidad de reducir el ruido de baja frecuencia tales como movimiento relativo entre
piel-electrodos, etc. Así mismo se atenuará el ruido de frecuencias de la red eléctrica y sus armónicos. Nos centraremos en analizar las señales
EMG que se encuentren en el rango de frecuencias 7 – 20Hz, ya que en este rango de frecuencias se registran actividad muscular [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas
motoras. Las ventanas temporales se definen en el experimento durante la adquisición de las señales EMG. Estas señales poseen mayor
potencia en el rango de frecuencia 7 – 20Hz durante la ejecución de tareas motoras, siendo algunas de las características más utilizadas: PSD y
Wavelet [1].
Writing letters through eye movement using
Machine Learning based on FPGA

● En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning tales
como: KNN, Kmeans, dbscan, etc. [2,3]
● Expertos: floayza, agabad
● Hardware:
● (1) Monitor VGA / HDMI
● Database:
● https://drive.google.com/open?id=1IslUMXIISt87Hyuv6zXhgZ2M-eRKiiTA
● Reference :
1. Asanza, V., Peláez, E., Loayza, F., Mesa, I., Díaz, J., & Valarezo, E. (2018, October). EMG Signal Processing with Clustering Algorithms
for motor gesture Tasks. In 2018 IEEE Third Ecuador Technical Chapters Meeting (ETCM) (pp. 1-6). IEEE.
ASIGNADO: ok
HOLA

• Objectives:
• Caracterizar las señales EEG y EMG en el dominio del tiempo.
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la
clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero
los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de
una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: La enfermedad de Parkinson es una enfermedad neurodegenerativa que produce trastornos de movimiento como temblor,
principalmente en las manos, brazos, piernas y cara, rigidez, lentitud de los movimientos, problemas de equilibrio y coordinación.
Adicionalmente, la enfermedad presenta un inicio unilateral, y de forma idiopática los pacientes presentan estos síntomas en el hemicuerpo
izquierdo o derecho. Además, algunos estudios demuestran que los pacientes presentan también movimientos oculares sacádicos anormales
[1]–[3] y desórdenes de movimientos oculares durante el sueño [4]–[7]. Actualmente, los métodos de diagnóstico de la enfermedad son
basados en los trastornos de movimientos, sin embargo, la identificación temprana de anormalidades en los movimientos oculares podrían
ayudar a un diagnóstico diferencial de la enfermedad. El presente trabajo no incluye la etapa de adquisición de señales, utilizaremos datos
previamente adquiridos en la universidad de Navarra. Se realizará un procesamiento post adquisición que incluye: caracterización y
clasificación [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas de
visualización, se recomienda utilizar el valor RMS. Las ventanas temporales se definen en el experimento durante la adquisición de las señales
de EyeTracker, estas señales poseen una mayor potencia en el rango de frecuencia mayores a 100 Hz [2].
• En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
• Expertos: floayza, agabad
EyeTracker Classification of subjects with Parkinson's
using Machine Learning based on FPGA

● Hardware:
● Database:
● https://drive.google.com/drive/folders/1KGqTUkv89AtFW10kGeDJF_bqEYGvemas?usp=sharing
● Reference :
1. O. B. White, J. A. Saint-Cyr, R. D. TOMLINSON, y J. A. SHARPE, «Ocular motor deficits in Parkinson’s disease: II. Control of the saccadic and
smooth pursuit systems», Brain, vol. 106, n.o 3, pp. 571–587, 1983.
2. U. P. Mosimann, R. M. Müri, D. J. Burn, J. Felblinger, J. T. O’brien, y I. G. McKeith, «Saccadic eye movement changes in Parkinson’s
disease dementia and dementia with Lewy bodies», Brain, vol. 128, n.o 6, pp. 1267–1276, 2005.
3. F. Chan, I. T. Armstrong, G. Pari, R. J. Riopelle, y D. P. Munoz, «Deficits in saccadic eye-movement control in Parkinson’s disease»,
Neuropsychologia, vol. 43, n.o 5, pp. 784–796, 2005.
4. A. Tan, M. Salgado, y S. Fahn, «Rapid eye movement sleep behavior disorder preceding Parkinson’s disease with therapeutic response to
levodopa», Mov. Disord. Off. J. Mov. Disord. Soc., vol. 11, n.o 2, pp. 214–216, 1996.
5. I. Eisensehr, R. Linke, S. Noachtar, J. Schwarz, F. J. Gildehaus, y K. Tatsch, «Reduced striatal dopamine transporters in idiopathic rapid eye
movement sleep behaviour disorder: comparison with Parkinson’s disease and controls», Brain, vol. 123, n.o 6, pp. 1155–1160, 2000.
6. C. Pacchetti et al., «Relationship between hallucinations, delusions, and rapid eye movement sleep behavior disorder in Parkinson’s
disease», Mov. Disord. Off. J. Mov. Disord. Soc., vol. 20, n.o 11, pp. 1439–1448, 2005.
7. J.-F. Gagnon, R. B. Postuma, S. Mazza, J. Doyon, y J. Montplaisir, «Rapid-eye-movement sleep behaviour disorder and neurodegenerative
diseases», Lancet Neurol., vol. 5, n.o 5, pp. 424–432, 2006.
ASIGNADO:

• Objectives:
• Realizar una interfaz gráfica que permita dar instrucciones de movimiento a los sujetos de prueba.
• Detectar y registrar el movimiento en extremidades superiores e inferiores durante la ejecución de las instrucciones.
• Generar una señal de sincronización para equipos de EEG, al detectar la correcta ejecución de de instrucciones.
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que realice la metodología experimental midiendo la actividad motora de
extremidades superiores e inferiores mediante FlexSensor, estos datos deberán ser almacenados en memoria Double Data Rate 3
Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
sistema deberá tener como salida un monitor conectado al VGA ó HDMI donde se indicará de forma clara las tareas que deberá realizar el
sujeto de prueba además de una salida digital (trigger) que se activará cuando exista una tarea motora y se detecta actividad motora en el
FlexSensor correspondiente. El sistema basado en FPGA es quien genera los eventos y además el que realiza la adquisición de las señales
analógicas del FlexSensor, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la
interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con
procesador ARM.
• Abstract: Para poder registrar datos utilizando sujetos de prueba, los investigadores se basan en metodologías experimentales avalados por
un comité de ética. En este proyecto se realizará una interfaz que permita generar estímulos visuales correspondientes a tareas motoras a
sujetos de prueba durante la adquisición de señales EEG [1]. Además el presente proyecto podrá registrar y generar una señal de
sincronización al detectar la presencia de actividad motora de una extremidad superior y una inferior con ayuda de flex-sensors. La
adquisición de las señales EEG será realizada por equipos médicos externos al presente proyecto que podrán ser sincronizados mediante la
señal de sincronización.
• Los archivos almacenados correspondientes a la actividad motora serán almacenados en formato CSV o TXT en la memoria DDR3-SDRAM a la
misma frecuencia de muestreo que los equipos médicos involucrados (160Hz), además la señal de sincronización será en el voltaje tolerado
por el equipo médico (0VDC y 5DVC). La interfaz gráfica deberá ser sencilla con figuras a blanco y negro con el ánimo de no distraer al sujeto
de prueba, las tareas para las extremidades superiores serán 2 motoras y 2 de observación de actividad motora.
• El equipo deberá realizar el siguiente procedimiento por cada sesión:
• Registrar un baseline con ojos cerrados durante 5s.
• Registrar un baseline con ojos abiertos sin ningún estímulo visual durante 5s.
• Registrar 16 tareas motoras en forma aleatoria con tiempos aleatorios entre 7-10s de duración, intercaladas por 2s de descanso con ojos
abiertos viendo monitor.
EEG + Flex-Sensor Medical Equipments - HTMC

• Reference :
1. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). Supervised pattern recognition techniques for detecting motor intention of lower
limbs in subjects with cerebral palsy. In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM)(pp. 1-5). IEEE.
• Hardware:
● (2) Flex Sensors
• Expertos
● floayza
ASIGNADO:

continuous recording camera with Data stored in SD
memory based on FPGA
• Objectives:
• Conectar la cámara a la FPGA.
• Realizar almacenamiento contínuo en memoria SDRAM de los frames.
• Almacenar los frames en otros espacio de memoria SDRAM sólo durante eventos generados.
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA utilice una cámara para almacenar vídeo de forma continua en memoria Double
Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), esta memoria deberá sobreescribirse frame por frame y
segundo a segundo, al terminar el tiempo de filmación máximo (5 minutos configurables) los nuevos frames sobreescriben los frames más
antiguos en la memoria. Adicionalmente, el sistema recibe eventos externos por botoneras que generan un evento de grabación de frames
de 2 minutos (configurables) pero en otro espacio de memoria DDR3-SDRAM, este espacio es reservado para eventos (1 minuto antes y un
minuto después del evento), el acceso se lo realizará a través del Hard Processor System (HPS). El sistema deberá tener como salida un
monitor VGA ó HDMI que muestre en tiempo real el video captada por la cámara y además mostrará de forma clara los eventos
almacenados con detalle de fecha y hora. El sistema basado en FPGA es quien realiza la adquisición de los frames, pero los grupos que
tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación
web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Las cámaras de almacenamiento continuo se las utiliza en autos como medida de protección contra robos y actos de vandalismo.
Algunas cámaras pueden funcionar como una medida de seguridad adicional si se te acerca un extraño cuando estás estacionado y solo en
un espacio de estacionamiento o detenido en una intersección.
• Algunas cámaras guardan automáticamente el video cuando detecta un impacto o evento externo.
• La mayoría de los modelos tiene la capacidad de crear un archivo de «evento» por separado al presionar un botón; puedes luego descargar
las imágenes desde la tarjeta SD extraíble. Pero puede ser difícil no perder la cabeza y recordar que debes guardar el video después de un
accidente. Tener una tarjeta de almacenamiento grande aumentará las probabilidades de que tu cámara para auto conserve las imágenes
que necesitas, incluso si recuerdas guardarlas horas después del accidente. Busca una tarjeta de almacenamiento de 32 GB o más para el
dispositivo.
• Puesto que la tarjeta de memoria de la cámara para auto no tiene una cantidad infinita de espacio, realiza la grabación en secciones
denominadas bucles, que básicamente son videoclips cortos que forman parte de la grabación continua más prolongada. Cuando una tarjeta
de memoria alcanza su capacidad máxima, que varía según la resolución y la configuración, la cámara empieza a grabar sobre los bucles más
antiguos en primer término. Necesitas archivos de bucle de 3 minutos de duración como mínimo; un archivo de 5 minutos es incluso mejor.

• Reference :
1. https://eldiariony.com/2017/05/05/razones-tener-camara-auto/
• Hardware:
• (1) DE10 Standard o DE10 Nano
• (1) Monitor VGA / HDMI
• (1) Cámara
• Database
• https://drive.google.com/drive/folders/15y9_VXsk59tWhvNNdGfdUHY2GH3zO8ax?usp=sharing
• Expertos
• dochoa
• dplaza
BUCLE EN
DDR3-SDRAM
Sobreescritura de
nuevos frames
ASIGNADO:

• Objectives:
• Desarrollar los bloques en VHDL que conforman un sintetizador standard.
• Acoplar los bloques de forma funcional en el dentro de la FPGA.
• Desarrollar una interfaz de control analógico y salida por monitor HDMI/VGA.
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA genere todos los procesos de un sintetizador digital: oscilador de funciones,
multiplexores, filtros, amplificadores, etc., el sistema permite almacenar en memoria Double Data Rate 3 Synchronous Dynamic
Random-Access Memory (DDR3-SDRAM) configuraciones para una reproducción posterior, el acceso a la memoria se lo realizará a través del
Hard Processor System (HPS). El sistema deberá tener como salida un monitor VGA ó HDMI que muestre de forma clara la forma al menos
una de las ondas en los diferentes bloques del sintetizador, además deberá tener una salida de audio estéreo analógica para reproducirlo con
un altavoz. El sistema basado en FPGA es quien ejecuta de forma concurrente todos los bloques del sintetizador, pero los grupos que
tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación
web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: El papel de la ‘excitación’ lo tomará en un sintetizador sustractivo un oscilador (o un conjunto de ellos), y el papel del resonador se
emulará mediante filtros (a menudo uno, mejor si es un conjunto de ellos). Si se trata de un sinte analógico es habitual denominarlos VCO y
VCF (Voltage Controlled Oscillator y Voltage Controlled Filter) [1].
• Dado que los sonidos no son en general estáticos, sino que evolucionan a lo largo de la duración de una nota (sonido más fuerte y brillante al
comienzo de una nota de piano o guitarra, afinación más inestable en el ataque de un viento, etc.), se requieren también elementos que
faciliten variar ya sea la intensidad, la altura o el color/timbre. Para ello aparecen como complemento otros módulos como son los
generadores de envolvente (EG, envelope generator, que permiten definir una evolución a lo largo del desarrollo de una nota) o los
osciladores de baja frecuencia (LFO, low frequency oscillator, que permiten definir variaciones cíclicas) [1].
• Con un sintetizador se trata de poder actuar a nuestro antojo sobre las tres dimensiones ‘macro’ de un sonido: su altura tonal, su timbre y su
intensidad. Usando siglas habituales, ya presentadas, aquí tenéis una arquitectura típica y simple, con sólo cinco módulos [1].
• La señal del oscilador se filtra y posteriormente se amplifica. Son esos 3 elementos los que definen el camino que sigue el audio. Pero además
aparecen el EG y LFO destinados a conseguir sonidos que se mueven, cambian, evolucionan a lo largo del tiempo. Actuar con ellos sobre la
afinación de oscilador permitirá variaciones de tono, actuar sobre el filtro variaciones de brillo/timbre, y … ¿sobre quién actuamos para
obtener variaciones de nivel, de volumen? Sobre un amplificador (VCA, Voltage Controlled Amplifier) [1].
Digital synthesizer based on FPGA

• Las especificaciones son las siguientes:
1. VCO, Tipos de Ondas de salidas: Sinusoidal, Triangular, Diente de Sierra
• Las perillas de ajuste permiten controlar todo el ancho de bandas de frecuencia del VCO ( 20Hz - 16Khz aprox)
2. ESCALADA: Entrada 1V / Octava, esta entrada nos permite controlar la frecuencia del VCO por medio de control por voltaje de un
teclado, Sequencers. Esta es una entrada exponencial de control de voltaje.
3. Entrada de Modulación de Frecuencia (FM), esta entrada puede recibir señales de audio o de control las cuales pueden modular la
frecuencia del VCO.
• Esta entrada necesita una perilla para controlar el nivel o profundidad de la señal de control de voltaje de las señales que se
aplican en la entrada de FM.
4. VCF (multifiltro)
• Salidas: -12 dB/ Octava en low pass y High pass :: -6dB/ octava en Band pass y Notch…
• Salidas independientes de 4 tipos de filtro: Low pass, High pass, Band pass y Notch
• 1 Perillas para controlar la Frecuencia de Corte ( Cut Off)
• 1 perilla para controlar la resonancia ( desde cero a resonancia a 100% empieza a Oscilar entre 15 Hz y 15KHz)
• Asignar una entrada para controlar / modular por medio de voltaje la resonancia
• Entrada calibrada para recibir 1Volt por Octava ( 1V/Oct) ( hasta 4 Octavas)
• Entrada de Audio ( Audio In ) con su respectiva perilla para controlar la señal de entrada de 0 a 100
• 1 entrada que reciba Control de Voltaje con su respectiva Perilla ( Atenuador / + y - ) Es decir aplicar valores de voltaje la positivos y
negativos.
5. VCA Cuádruple (4 VCA)
• 1 Perilla para controlar curva de respuesta ajustable ( exponencial / lineal)
• Todas las salidas están conectadas en modo cadena permitiendo mezclar a todas las salidas ( ejemplo si salimos del VCA 4 será la
suma de todas las entradas )
• Entradas
• Señales DC couple ( acepta señales de Audio o señales de control )
• 4 Salidas para cada VCA ( si ningún cable está conectado en la salida del VCA #1 La señal de este canal es dirigida / routed al
siguiente canal) Por ejemplo si ningún cable está conectado en las salidas de los VCA 1,2,3. La salida del VCA #4 contiene las
señales de todos los VCA) tipo en cadena
• Cada VCA tiene una entrada que recibe señales de control por voltaje ( +8 V) ( de esta manera podemos controlar el VCA abrir o
cerrarlo con una Envolvente tipo ADSR)

• Reference :
1. https://www.hispasonic.com/tutoriales/sintesis-6-fundamentos-sintesis-sustractiva-i/38468
2. Especificaciones de Daniel Campoverde
• Hardware:
1. (1) DE10 Standard o DE10 Nano
2. (1) Monitor VGA / HDMI
3. (1) Parlantes estéreo
• Database
1. https://drive.google.com/drive/folders/1KRY3fgBOOfqBDX4VH35qMLmUt_7FZdss?usp=sharing
• Expertos
1. dcampoverde (sonoro)
ASIGNADO:

Microcontroller Architecture PIC 16F877A• Objectives:
1. Replicar la arquitectura del microcontrolador 16F877A en una FPGA.
2. Implementar un downloader capaz de recibir instrucciones por puerto serial.
3. Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que simule el comportamiento de un microprocesador capaz de recibir por
comunicación serial el programa de bajo nivel o sea capaz de leer un archivo (.hex) con el programa de bajo nivel almacenados en memoria
Double Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso a la memoria o al puerto serial (UART) se lo
realizará a través del Hard Processor System (HPS). El sistema deberá tener como salida un monitor VGA ó HDMI que muestre el estado de
los registros, banderas, acumuladores, etc. del microprocesador en tiempo real. El sistema basado en FPGA es quien ejecuta de forma
concurrente todos los bloques del microcontrolador PIC 16F877A, pero los grupos que tengan estudiantes de telemática, no usarán la salida
VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web
corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Los microprocesadores en su arquitectura interna tienen un microprocesador cuyos bloques principales son: Unidad de entrada,
unidad de salida, memoria, unidad de control y unidad, aritmética y lógica. Dentro de la ALU existe un decodificador de instrucciones que
interpreta los códigos de bajo nivel de las instrucciones cargadas en la memoria de programa [1].
• Los principales componentes del PIC16F877A son:
1. MDCU: responsable de la decodificación y control de comportamiento de los registros pipeline R1-R3, registros de trabajo W y registros
de funciones especiales SFR.
2. NEXTPC y NEXTSP: circuitos combinatoriales que determinan el siguiente valor de PC y el siguiente valor del puntero de pila.
3. GPRs: bancos de memoria RAM llamados registros de propósito general.
4. AD: decodificador de direcciones y buses de control para los GPRs, también controla el multiplexor que lleva el primer operando a la
ALU.
5. ALU: El primer operando puede provenir de bancos GPR o registros SFR o un valor de puerto de entrada o de los 8 bits menos
significativos del bus de INSTRUCCIÓN. El segundo operando proviene de un registro W.
6. Registro W: acumulador.
7. R4: Registro paralelo de 8 bits que toma los valores presentes en el puerto A.
8. R5: Registro paralelo de 8 bits que toma los valores presentes en el puerto B.
9. R6: Registro paralelo de 8 bits que toma los valores presentes en el puerto C.
10. PAout, PBout, PCout: puertos de salida de 8 bits.

• Reference :
1. Hajduk , Z. (2014). An FPGA embedded microcontroller Microprocessors and Microsystems 38 (1), 1 8.
• Hardware:
• Database:
• http://dx.doi.org/10.1016/j.micpro.2013.10.004
• Expertos:
• rdsolis
• alprieto
ASIGNADO:

• Objectives:
• Preprocesar la señales de comportamiento utilizando técnicas de normalización, estandarización y filtrado.
caso (radar chart).
proceso de entrenamiento de la red neuronal para series temporales podrá ser realizado en computador convencional, luego el modelo
entrenado en lenguaje C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó
HDMI que muestre los resultados de la clasificación de forma clara. El sistema basado en FPGA es quien ejecuta los bloques de filtrado y red
neuronal, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual
por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador
ARM.
• Abstract: Utilizando Social Cognitive Theory (SCT), en este proyecto las señales de comportamiento representan el desempeño en número de
pasos por día de cualquier sujetos, pueden ser adquiridas con ayuda de aplicaciones para smartphone aprovechando las características de los
equipos actuales. Estas señales cuentan con información de estímulos externos que condicionan el desempeño del sujeto tales como
escenarios meteorológicos, etc. El presente trabajo no incluye la etapa de adquisición de datos, utilizaremos señales de comportamiento
previamente adquiridas. Se realizará un procesamiento post adquisición que incluye: Preprocesamiento y pronóstico de series temporales[1].
• En la etapa de de preprocesamiento, nos encargaremos de filtrar y normalizar los datos previo a la etapa de caracterización [1].
• En el pronóstico de la serie temporal, la red neuronal (NN) utiliza las características más representativas con las que los algoritmos tengan una
mejor desempeño en la predicción de las salidas. Para un adecuado desempeño, los algoritmos de NN requieren que las señales sean
procesadas en una etapa previa de preprocesamiento [2].
• Reference :
1. Asanza, V., Martín, C. A., Eslambolchilar, P., van Woerden, H., Cajo, R., & Salazar, C. (2017, October). Finding a dynamical model of a
social norm physical activity intervention. In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM)(pp. 1-6). IEEE.
2. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet. In 2017
IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE
Behavioral signal processing with Machine Learning based
on FPGA

• Hardware:
• Database
● https://drive.google.com/drive/folders/1Kv4rl8z4Gi6PCaCNUxdpCi21RDTT6rOX?usp=sharing
• Expertos
● cmartin
● asalazar
ASIGNADO:

• Objectives:
• Comparar el desempeño de al menos dos clasificadores.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según
sea el caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double
Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor
System (HPS). El proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado
en C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que
muestre los resultados de la clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means,
k-medoids, DBSCAN, Spectral Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien
ejecuta los bloques del clasificador, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino
deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un
sistema operativo linux con procesador ARM.
• Abstract: Con la creciente adopción de dispositivos móviles (por ejemplo, teléfonos inteligentes), la demanda de capacidad inalámbrica
celular crece desmesuradamente a un ritmo que no puede ser sostenido por las Redes actuales. Esto generado un incremento en el
Interés en sistemas celulares basados en ondas milimétricas (mmW) que corresponden a bandas en el rango de 30-300 GHz ya que tales
sistemas proporcionan la posibilidad de una mayor asignación de ancho de banda. En la actualidad, la banda de 28-38 GHz se considera
actualmente fuerte Potencial para proveer servicios celulares de 5ta generación [1].
• El presente trabajo no incluye la adquisición de los datos para ser procesados, los datos con los que se cuenta son producto de una
simulación aplicada en entornos urbanos específicos a 28 GHz, a esta banda de frecuencia las señales se comportan como rayos de luz
pero con la ventaja de experimentar reflexiones en superficies de edificios o vehículos. Los datos con los que se cuenta fueron realizados
en condiciones estáticas en las cuales la estación base busca conectarse con cada uno de los dispositivos finales, esto nos da como
resultado una tabla con variables independientes como (ubicación del dispositivo final, ángulo de la antena del dispositivo final, potencia
del transmisor base, potencia recibida en el dispositivo final) y variables dependientes (ángulo del transmisor para poder llegar al
dispositivo final) [1,2]. Se realizará un procesamiento post adquisición que incluye: Preprocesamiento y clasificación.
• Una selección apropiada de los ángulos en la estación base nos permitirá realizar una adecuada conexión NLOS a 28GHz, basado en
todas las condiciones el problema de optimización consiste en determinar el ángulo de la estación base (BS) [1,2].
• En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los
algoritmos de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de
Machine Learning tales como: KNN, Kmeans, dbscan, etc. [3]
Out-door non-line-of-the-sight (NLOS) Processing with
Machine Learning based on FPGA

• Reference :
1. Aviles, J. C., & Kouki, A. (2016). Position-aided mm-wave beam training under NLOS conditions. IEEE Access, 4, 8703-8714.
2. Aviles, J. C., & Kouki, A. (2016). Exploiting site-specific propagation characteristics in directional search at 28 GHz. IEEE Access, 4,
3894-3906.
3. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet. In
2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
• Hardware:
• Database
• https://drive.google.com/drive/folders/1-cDJQ5N8_475xfhmRahPBRGxkNZyPf0i?usp=sharing
• Expertos
• jcaviles
• vojeda
• marefrei
ASIGNADO:
Simulación en ambiente urbano sin línea de
vista
Mapa de ángulos con los que se
puede llegar a los dispositivos
finales

• Objectives:
• Caracterizar las señales de aceleración en el dominio del tiempo.
caso (radar chart).
• Abstract: Las señales de aceleración medidos por el dispositivo comercial MYO que representan actividad motora durante la ejecución de
frases en lenguaje de señas de cualquier sujetos, estas señales contienen información en el dominio del tiempo y frecuencia correspondiente
a la ejecución de una determinada frase. Las señales temporales de aceleración de tres ejes (x, y, z) pueden ser analizadas mediante
algoritmos de clasificación para determinar de forma automática qué tipo de frase está realizando el sujeto, esta detección es usada para la
interpretación y visualización del significado (monitor VGA / HDMI) para alguien que desconoce el lenguaje de señas. El presente trabajo no
incluye la etapa de adquisición de señales de aceleración, utilizaremos señales previamente adquiridas medidas desde el antebrazo por el
dispositivo MYO. Se realizará un procesamiento post adquisición que incluye: caracterización y clasificación [1].
motoras, se recomienda utilizar valores RMS de cada uno de los e ejes del acelerómetro incorporado en el dispositivo MYO. Las ventanas
temporales se definen en el experimento durante la adquisición de las señales de aceleración.
como: KNN, Kmeans, dbscan, etc. [3-9]
Phrases recognition with Machine Learning using MYO
device based on FPGA

• Reference :
1. C++ machine learning library for embedded electronics and robotics: https://github.com/FidoProject/Fido
2. Asanza, V., Peláez, E., Loayza, F., Mesa, I., Díaz, J., & Valarezo, E. (2018, October). EMG Signal Processing with Clustering Algorithms for
motor gesture Tasks. In 2018 IEEE Third Ecuador Technical Chapters Meeting (ETCM) (pp. 1-6). IEEE.
3. Navarría, L., Rapallini, J. A., & Quijano, A. A. (2009). Desarrollo de redes neuronales en FPGA.
4. Muñoz, G. T., Chávez, S. J. Z., & Casrua, V. H. B. (2008). Red Neuronal Implementada en FPGA. ELECTRÓNICA—UNMSM, 9.
5. Santos, P., Ouellet-Poulin, D., Shapiro, D., & Bolic, M. (2011, May). Artificial neural network acceleration on FPGA using custom
instruction. In Electrical and Computer Engineering (CCECE), 2011 24th Canadian Conference on (pp. 000450-000455). IEEE.
6. https://inaoe.repositorioinstitucional.mx/jspui/bitstream/1009/94/1/PanoAAD.pdf
7. Gadea-Gironés, R., Colom-Palero, R., & Herrero-Bosch, V. (2018). Optimization of Deep Neural Networks Using SoCs with OpenCL.
Sensors (Basel, Switzerland), 18(5).
8. Aliaga, R. J., Gadea, R., Colom, R. J., Monzó, J. M., Lerche, C. W., & Martínez, J. D. (2009). System-on-chip Implementation of Neural
network Training on FPGA. International Journal On Advances in Systems and Measurements Volume 2, Number 1, 2009.
• Hardware:
• Database
1. https://drive.google.com/open?id=1RZRXbVOn2QL987879lfD4_g5ZLt_E0ad
• Expertos
1. floayza

me
MYO
Tareas Motoras
you
ASIGNADO:

• Objectives:
caso (radar chart).
• Abstract: Las señales EMG (Electromiografía) que representan actividad muscular de cualquier sujeto, pueden ser adquiridas de forma
superficial utilizando electrodos en la piel que cubre el músculo de interés. Al adquirir señales EMG durante la ejecución de tareas motoras,
estas señales contienen información en el dominio del tiempo y frecuencia correspondiente a la actividad muscular involucrada en la tarea
motora realizada. Las señales EMG pueden ser analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo
de actividad está realizando el sujeto, esta detección es usada para el control de prótesis de rehabilitación. El presente trabajo no incluye la
etapa de adquisición de señales EMG, utilizaremos señales EMG previamente adquiridas medidas en el antebrazo por el dispositivo MYO. Se
realizará un procesamiento post adquisición que incluye: caracterización y clasificación [1].
motoras, se recomienda utilizar valores RMS de cada uno de los 8 electrodos del MYO. Las ventanas temporales se definen en el experimento
durante la adquisición de las señales EMG. Estas señales poseen mayor potencia en el rango de frecuencia 7 – 20Hz durante la ejecución de
tareas motoras, siendo algunas de las características más utilizadas: PSD y Wavelet [1].
Alphabet letters recognition with Machine Learning
using MYO device based on FPGA

como: KNN, Kmeans, dbscan, etc. [3-9]
• Reference :
1. C++ machine learning library for embedded electronics and robotics: https://github.com/FidoProject/Fido
3. Navarría, L., Rapallini, J. A., & Quijano, A. A. (2009). Desarrollo de redes neuronales en FPGA.
4. Muñoz, G. T., Chávez, S. J. Z., & Casrua, V. H. B. (2008). Red Neuronal Implementada en FPGA. ELECTRÓNICA—UNMSM, 9.
5. Santos, P., Ouellet-Poulin, D., Shapiro, D., & Bolic, M. (2011, May). Artificial neural network acceleration on FPGA using custom
instruction. In Electrical and Computer Engineering (CCECE), 2011 24th Canadian Conference on (pp. 000450-000455). IEEE.
6. https://inaoe.repositorioinstitucional.mx/jspui/bitstream/1009/94/1/PanoAAD.pdf
7. Gadea-Gironés, R., Colom-Palero, R., & Herrero-Bosch, V. (2018). Optimization of Deep Neural Networks Using SoCs with OpenCL.
Sensors (Basel, Switzerland), 18(5).
8. Aliaga, R. J., Gadea, R., Colom, R. J., Monzó, J. M., Lerche, C. W., & Martínez, J. D. (2009). System-on-chip Implementation of Neural
network Training on FPGA. International Journal On Advances in Systems and Measurements Volume 2, Number 1, 2009.
• Hardware:
• Database
1. https://drive.google.com/drive/folders/1pNanYqK66IojHaA92olNW2PH7MSyIVZn?usp=sharing
• Expertos
1. floayza

Figura 1: tareas motoras
MYO
Tareas Motoras
ASIGNADO:

• Objectives:
• Preprocesar la señales EMG utilizando un filtro paso banda.
caso (radar chart).
• Abstract: Las señales EMG (Electromiografía) que representan actividad muscular de cualquier sujeto, pueden ser adquiridas de forma
superficial utilizando electrodos en la piel que cubre el músculo de interés. Al adquirir señales EMG durante la ejecución de tareas motoras,
estas señales contienen información en el dominio del tiempo y frecuencia correspondiente a la actividad muscular involucrada en la tarea
motora realizada. Las señales EMG pueden ser analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo
de actividad está realizando el sujeto, esta detección es usada para el control de prótesis de rehabilitación. El presente trabajo no incluye la
etapa de adquisición de señales EMG, utilizaremos señales EMG previamente adquiridas medidas en el antebrazo. Se realizará un
procesamiento post adquisición que incluye: Pre Procesamiento, caracterización y clasificación [1].
• En la etapa de de preprocesamiento, se filtran las señales EMG para reducir el ruido de baja frecuencia tales como movimiento relativo entre
piel-electrodos, etc. Así mismo se atenuará el ruido de frecuencias de la red eléctrica y sus armónicos. Nos centraremos en analizar las señales
EMG que se encuentren en el rango de frecuencias 7 – 20Hz, ya que en este rango de frecuencias se registran actividad muscular [1].
motoras. Las ventanas temporales se definen en el experimento durante la adquisición de las señales EMG. Estas señales poseen mayor
potencia en el rango de frecuencia 7 – 20Hz durante la ejecución de tareas motoras, siendo algunas de las características más utilizadas: PSD y
Wavelet [1].
EMG signal processing with Machine Learning based
on FPGA

como: KNN, Kmeans, dbscan, etc. [1]
• Reference :
• Hardware:
• Database
● https://drive.google.com/drive/folders/1r-lIyudoa4MDLgov2aEplYI4ziS8Va4L?usp=sharing
• Expertos
● floayza
ASIGNADO:

Epileptic disease clustering with Machine Learning
based on FPGA
• Objectives:
• Preprocesar la señales EEG utilizando un filtro paso banda.
• Caracterizar las señales EEG en el dominio del tiempo.
caso (radar chart).
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS).
El proceso de entrenamiento de la red neuronal para series temporales podrá ser realizado en computador convencional, luego el modelo
entrenado en lenguaje C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó
HDMI que muestre los resultados de la clasificación de forma clara. El sistema basado en FPGA es quien ejecuta los bloques de filtrado y red
neuronal, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual
por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador
ARM.
• Abstract: La epilepsia es un trastorno crónico del sistema nervioso central que predispone a las personas a experimentar ataques
recurrentes. Afecta a 3 millones de estadounidenses y 50 millones de personas en todo el mundo. Una convulsión es una aberración
transitoria en la actividad eléctrica del cerebro que produce síntomas físicos perturbadores, como un lapso en la atención y la memoria, una
alucinación sensorial o una convulsión de todo el cuerpo. Estas convulsiones incontrolables representan un grave riesgo de lesiones, limitan
la independencia y la movilidad de un individuo y dan como resultado tanto aislamiento social como dificultades económicas [1].
• Las señales EEG (Electroencefalografía) que representan actividad cerebral de cualquier sujetos, puede ser adquiridas de forma superficial
utilizando electrodos en el cuero cabelludo. Al adquirir señales EEG durante la ejecución de tareas motoras, estas señales contienen
información en el dominio del tiempo y frecuencia correspondiente a la actividad motora realizada. Las señales EEG pueden ser analizadas
mediante algoritmos de clasificación para determinar de forma automática qué tipo de actividad está realizando el sujeto, esta detección es
usada para el control de prótesis e interfaz hombre máquina. El presente trabajo no incluye la etapa de adquisición de señales EEG,
utilizaremos señales EEG previamente adquiridas utilizando el standard internacional 10-20. Se realizará un procesamiento post adquisición
que incluye: Preprocesamiento, caracterización y pronóstico de series temporales [2].
• En la etapa de de preprocesamiento, nos encargaremos de filtrar la señales EEG para reducir el ruido de baja frecuencia tales como latidos
del Corazón, movimiento relativo entre piel-electrodos, etc. Así mismo se atenuará la presencia de ruido de frecuencias de la red eléctrica y
sus armónicos. Nos centraremos en analizar las señales EEG que se encuentren en el rango de frecuencias entre 80-120 Hz, ya que en este
rango de frecuencias se registran aumentos de hasta cinco veces en la porción del espectro durante convulsiones epilépticas [5].

• Una selección apropiada de las características temporales nos permitirá realizar una adecuada predicción de una convulsión epiléptica, para
este fin empezaremos calculando los valores RMS en ventanas temporales de 1seg. de cada uno de los 64 electrodos EEG [1,2].
• En el pronóstico de series temporales, la red neuronal (NN) utiliza las características más representativas con las que los algoritmos tengan
una mejor desempeño en la predicción de las salidas. Para un adecuado desempeño, los algoritmos de NN requieren que las señales sean
procesadas en una etapa previa de preprocesamiento [3].
• Reference :
1. Shoeb, A. H. (2009). Application of machine learning to epileptic seizure onset detection and treatment (Doctoral dissertation,
Massachusetts Institute of Technology).
3. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet.
In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
4. Asanza, V., Ochoa, K., Sacarelo, C., Salazar, C., Loayza, F., Vaca, C., & Peláez, E. (2016, October). Clustering of EEG occipital signals using
k-means. In 2016 IEEE Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
5. Fisher, R. S., Webber, W. R., Lesser, R. P., Arroyo, S., & Uematsu, S. (1992). High-frequency EEG activity at the start of seizures. Journal
of clinical neurophysiology: official publication of the American Electroencephalographic Society, 9(3), 441-448.
• Database
• https://drive.google.com/drive/folders/1mUqEmldsx7RvLQsd6NPSn-oX1_2C7bjr?usp=sharing
• https://physionet.org/pn6/chbmit/
• Hardware:
• Expertos
• floayza
ASIGNADO:
Sistemas Internacional
EEG 10-20

• Objectives:
• Preprocesar la señales EEG utilizando un filtro paso banda.
• Caracterizar las señales EEG en el dominio del tiempo.
caso (radar chart).
El proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de
la clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador,
pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio
de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Las señales EEG (Electroencefalografía) que representan actividad cerebral de cualquier sujetos, puede ser adquiridas de forma
superficial utilizando electrodos en el cuero cabelludo. Al adquirir señales EEG durante la ejecución de tareas motoras, estas señales
contienen información en el dominio del tiempo y frecuencia correspondiente a la actividad motora realizada. Las señales EEG pueden ser
analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo de actividad está realizando el sujeto, esta
detección es usada para el control de prótesis e interfaz hombre máquina. El presente trabajo no incluye la etapa de adquisición de señales
EEG, utilizaremos señales EEG previamente adquiridas utilizando el standard internacional 10-20. Se realizará un procesamiento post
adquisición que incluye: Preprocesamiento, caracterización y clasificación [1].
• En la etapa de de preprocesamiento, nos encargaremos de filtrar la señales EEG para reducir el ruido de baja frecuencia tales como latidos
del Corazón, movimiento relativo entre piel-electrodos, etc. Así mismo se atenuará la presencia de ruido de frecuencias de la red eléctrica y
sus armónicos. Nos centraremos en analizar las señales EEG que se encuentren en el rango de frecuencias β y δ, ya que en este rango de
frecuencias se registran actividad en la corteza motora [2,3].
motoras. Estas señales poseen mayor potencia en el rango de frecuencia β y δ durante la ejecución de tareas motoras, siendo las
características más utilizadas: PSD y Wavelet [2,3].
EEG signal processing with Machine Learning based
on FPGA

de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning
tales como: KNN, Kmeans, dbscan, etc. [2]
• Reference :
• Hardware:
• Database
• https://drive.google.com/drive/folders/14lCG2PoaFjPUg0C4sLm_wKkzv20Nlu2o?usp=sharing
• Expertos
• floayza
ASIGNADO:

• Objectives:
• Preprocesar la señales EEG y EMG utilizando un filtro paso banda.
caso (radar chart).
• Abstract: Las señales EEG (Electroencefalografía) que representan actividad cerebral de cualquier sujetos, puede ser adquiridas de forma
superficial utilizando electrodos en el cuero cabelludo. Al adquirir señales EEG durante la ejecución de tareas motoras, estas señales contienen
que incluye: Preprocesamiento, caracterización y clasificación [1].
• Las señales EMG (Electromiografía) que representan actividad cerebral de cualquier sujeto, pueden ser adquiridas de forma superficial
utilizando electrodos en la piel que cubre el músculo de interés. Al adquirir señales EMG durante la ejecución de tareas motoras, estas señales
contienen información en el dominio del tiempo y frecuencia correspondiente a la actividad muscular involucrada en la tarea motora
realizada. Las señales EMG pueden ser analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo de
actividad está realizando el sujeto, esta detección es usada para el control de prótesis de rehabilitación. El presente trabajo no incluye la
etapa de adquisición de señales EMG, utilizaremos señales EMG previamente adquiridas medidas en el antebrazo. Se realizará un
procesamiento post adquisición que incluye: Pre Procesamiento, caracterización y clasificación [2].
• En la etapa de de preprocesamiento, nos encargaremos de filtrar la señales EEG y EMG para reducir el ruido de baja frecuencia tales como
latidos del Corazón, movimiento relativo entre piel-electrodos, etc. Así mismo se atenuará la presencia de ruido de frecuencias de la red
eléctrica y sus armónicos. Nos centraremos en analizar las señales EEG que se encuentren en el rango de frecuencias β y δ, ya que en este
rango de frecuencias se registran actividad en la corteza motora [2,3,4].
EEG + EMG with Machine Learning based on FPGA

● Para las señales EMG para reducir el ruido de baja frecuencia tales como movimiento relativo entre piel-electrodos, el ruido de frecuencias de
la red eléctrica y sus armónicos. Nos centraremos en analizar las señales que se encuentren en el rango de frecuencias 7 – 20Hz, ya que en
este rango de frecuencias se registran actividad muscular [1].
● La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas
motoras. Las ventanas temporales se definen en el experimento durante la adquisición de las señales EEG y EMG. Para las señales EEG, estas
señales poseen mayor potencia en el rango de frecuencia β y δ durante la ejecución de tareas motoras, siendo las características más
utilizadas: PSD y Wavelet [3,4]. Para las señales EMG, estas poseen mayor potencia en el rango de frecuencia 7 – 20Hz durante la ejecución de
tareas motoras, siendo algunas de las características más utilizadas: PSD y Wavelet [2].
● En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
● Los datos EEG y EMG fueron adquiridos de forma simultánea [5].
● Reference :
3. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet. In 2017
IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
5. Mesa, I., Rubio, A., Tubia, I., De No, J., & Diaz, J. (2014). Channel and feature selection for a surface electromyographic
pattern recognition task. Expert Systems with Applications, 41(11), 5190-5200.
● Hardware:
■ (1) DE10 Standard o DE10 Nano
■ (1) Monitor VGA / HDMI
● Database:
■ https://drive.google.com/drive/folders/1JlavX5iDAFn84egY8eMimo8E5FaDuOw2?usp=sharing
● Expertos:
■ floayza

Parkinson's disease with Machine Learning based on
FPGA
• Objectives:
caso (radar chart).
El proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de
la clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador,
pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio
de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Párkinson, es una enfermedad neurodegenerativa crónica caracterizada por bradicinesia (movimiento lento), rigidez (aumento del
tono muscular), temblor y pérdida del control postural [1].
• Las señales EEG (Electroencefalografía) que representan actividad cerebral de cualquier sujetos, puede ser adquiridas de forma superficial
utilizando electrodos en el cuero cabelludo. Al adquirir señales EEG durante la ejecución de tareas motoras, estas señales contienen
que incluye: Caracterización y clasificación [2].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas de
visualización, se recomienda utilizar el valor RMS. Las ventanas temporales se definen en el experimento durante la adquisición de las
señales [2].
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning
tales como: KNN, Kmeans, dbscan, etc. [3]

• Reference :
1. Argüello, G., Vaca, D., Santibáñez, R., & Loayza, F. (2015). Diseño, construcción y evaluación de dispositivos de estimulación periférica
en extremidades inferiores, para ayuda a pacientes de párkinson con problemas de congelamiento de la marcha. Ingenius: Revista de
Ciencia y Tecnología, (13), 44-53.
• Hardware:
• Database
• https://drive.google.com/drive/folders/1BJnkgSQMWAAOPBgxmGNhfZnCkJO5Onx1?usp=sharing
• Expertos
• floayza
ASIGNADO:

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, PROYECTOS PROPUESTOS (2019 2do Término)

Recomendados

Recomendados

Más contenido relacionado

La actualidad más candente

La actualidad más candente (20)

Similar a ⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, PROYECTOS PROPUESTOS (2019 2do Término)

Similar a ⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, PROYECTOS PROPUESTOS (2019 2do Término) (20)

Más de Victor Asanza

Más de Victor Asanza (20)

Último

Último (20)

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, PROYECTOS PROPUESTOS (2019 2do Término)